2009 Fiscal Year Annual Research Report
グラフォアセンブリーによる三次元積層型光電子集積システム・オン・チップ
| Project/Area Number |
21226009
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
小柳 光正 Tohoku University, 大学院・工学研究科, 教授 (60205531)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
田中 徹 東北大学, 大学院・医工学研究科, 教授 (40417382)
三浦 英生 東北大学, 大学院・工学研究科, 教授 (90361112)
羽根 一博 東北大学, 大学院・工学研究科, 教授 (50164893)
福島 誉史 東北大学, 大学院・工学研究科, 助教 (10374969)
裴 艶麗 東北大学, 国際高等研究教育機構, 助教 (70451622)
|
|---|
| Keywords | セルフアセンブリー / 三次元集積化 / 光電子集積化 / スーパーチップ / シリコン貫通配線 |
|---|
| Research Abstract |
本研究では、電気回路と光回路を搭載した三次元積層型光電子集積システム・オン・チップの実現を目指している。本年度は、このような三次元積層型光電子集積システム・オン・チップ実現の鍵となるグラフォアセンブリー、シリコン貫通光インターコネクション、シリコンフォトニクス・デバイスなどの要素技術について研究した。グラフォアセンブリー技術に関しては、表面に多数の金属マイクロバンプ電極(寸法:5μm×5μmチェーン段数:1000段)を形成したチップと基板をグラフォアセンブリー技術により張り合わせて、チップ-基板間で良好な電気的導通が取れることを確認した。また、グラフォアセンブリー技術の信頼性を支配するエリアアレイ型配置マイクロバンプを用いた三次元積層構造の機械的信頼性支配因子を解明するためひずみセンサチップを試作し、薄型積層チップの局所ひずみ・残留応力の支配因子を定量的に解明するとともに、めっき銅・すず積層型マイクロバンプ接続信頼性に及ぼす接合界面に生じる金属間化合物の影響を試作接合構造で明らかにした.シリコン貫通光インターコネクションに関しては、シリコン基板を用いた寸法45μm×45μmの矩形のシリコン導波路コアの周りに幅2.7μm、深さ30μmの溝を形成し、溝内をエポキシ樹脂で充填することにより光導波路クラッド層を形成した。このようなシリコン貫通光導波路を用いて光信号の伝送に成功した。チップ内光インターコネクションおよびシリコンフォトニクス・デバイスに関しては、シリコン光導波路、シリコン窒化膜光導波路を作製するための膜形成条件、導波路微細加工条件およびGeフォトダイオード形成のための選択成長条件について検討し、最適条件の探索を行った。以上の要素技術の検討と並行して、三次元積層型システム・オン・チップを作製するための三次元積層化技術の検討を行い、基本プロセス仕様を決定した。
|
-
-
-
-
-
-
-
-
-
-
-
-
[Presentation] 3D Heterogeneous Opto-Electronic Integration Technology for System-on-Silicon(SOS)2009
Author(s)
K-W Lee, A.Noriki, K.Kiyoyama, S.Kanno, R.Kobayashi, W-C Jeong, J-C Bea, T.Fukushima, T.Tanaka, M.Koyanagi
Organizer
The IEEE International Electron Devices Meeting(IEDM)
Place of Presentation
Baltimore, USA
Year and Date
2009-12-08
-
-
-
-
-
-
-
-
-
-
-
-
-
-
