2013 Fiscal Year Annual Research Report
グラフォアセンブリーによる三次元積層型光電子集積システム・オン・チップ
| Project/Area Number |
21226009
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
小柳 光正 東北大学, 未来科学技術共同研究センター, 教授 (60205531)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
福島 誉史 東北大学, 未来科学技術共同研究センター, 准教授 (10374969)
田中 徹 東北大学, 大学院医工学研究科, 教授 (40417382)
羽根 一博 東北大学, 工学(系)研究科(研究院), 教授 (50164893)
清山 浩司 長崎総合科学大学, 工学部, 准教授 (60412722)
三浦 英生 東北大学, 工学(系)研究科(研究院), 教授 (90361112)
|
|---|
| Project Period (FY) |
2009-05-11 – 2014-03-31
|
| Keywords | グラフォアセンブリー / セルフアセンブリー / 三次元集積化 / 光電子集積化 / スーパーチップ / シリコン貫通配線 / 光電子集積システム・オン・チップ |
|---|
| Research Abstract |
高性能で、低電力、高機能の光電子集積システム・オン・チップの実現を目指して、前年度に引き続きグラフォアセンブリー技術、シリコン貫通配線、シリコン貫通光インターコネクション、シリコンフォト二クス・デバイスなどの要素技術について研究するととも
に、それらの技術を評価するためのテストチップ、テストモジュールの設計、試作に取り組んだ。グラフォアセンブリー技術に関しては、グラフォアセンブリーのための表面凹凸パターン、液滴量の最適化を行って、位置合わせ精度が0.1～0.5μmにおさまるまでに改善された。チップ貫通光インターコネクションに関しては、試作したミラー構造を有するグレーティングカップラの評価を行い、光TSV (TSPV:Through-Si Photonic Via)を伝搬してきた垂直方向の光信号を、チップ表面に形成した水平方向のSi光導波路へと83%の結合効率で結合させることができることを確認した。また、Geホトダイオードを用いた光検出器に関しては、Geホトダイオード搭載チップのGe基板を30μmまで薄くする際のチップ割れと薄化後のGe表面の平坦性を改善するために、Geチップ張り合わせ技術とチップ薄化技術の改善を行い、Si光導波路上に薄化Geホトダイオードを良好に形成できるようになった。更に、試作した三層積層光電子集積システム・オン・チップの評価を行い、プロセッサTEG、制御回路TEG、メモリTEGが良好に動作していることを確認した。また、三次元積層型光電子集積システム・オン・チップを搭載するためのSiインターポーザー技術も確立し、この技術を基盤として、チップ間光インターコネクションで接続した光電子集積システムモジュールの試作も行った。
|
| Current Status of Research Progress |
Reason
25年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
25年度が最終年度であるため、記入しない。
|
-
-
-
-
-
-
-
-
-
-
-
-
[Presentation] Challenges in 3D Integration
Author(s)
Mitsumasa Koyanagi, Kang Wook Lee, Takafumi Fukushima, and Tetsu Tanaka
Organizer
223th Electrochemical Society (ECS) Meeting
Place of Presentation
Toronto, Canada,
Invited
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[Presentation] 3D Memory Chip Stacking by Multi-Layer Self-Assembly Technology, The IEEE International Conference on 3D System Integration (3D IC)
Author(s)
T. Fukushima, J. Bea, M. Murugesan, H.-Y. Son, M.-S. Suh, K.-Y.Byun, N.-S. Kim, K.-W. Lee, and M. Koyanagi
Organizer
IEEE International Conference on 3D System Integration (3D IC)
Place of Presentation
San Francisco, USA
-
-
-
-
-
-
-
-
-
-
-
-
