2010 Fiscal Year Annual Research Report
True Scalable Si CMOS LSIの研究
| Project/Area Number |
21246056
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
益 一哉 東京工業大学, ソリューション研究機構, 教授 (20157192)
|
|---|
| Keywords | 集積回路 / CMOS / スケーリング / シリコン |
|---|
| Research Abstract |
Si CMOS集積回路I高性能化の指針は、スケーリング則を唯一絶対の指導原理として微細化し、高性能化、低消費電力化し、さらにチップ面積も低減させ低コスト化することである。最小加工寸法が100nmを切るようになってきた現在、材料、プロセス、インテグレーション、回路、設計、システム、製造コストのすべてにおいて困難な課題が山積みであり、単に微細化しただけでは性能向上が期待できず、かつ産業的なメリットもないという状況にある。本研究は、「回路・システム・アーキテクチャ」の視点から、True Scaling技術を構築することを目的としている。
平成21～24年度の4年度間に、下記の(a)～(d)の研究課題を解決する。平成22年度においては、180nm、90nm、65nmの試作を通じて(a)及び(b)の課題に取り組んだ。(a)LSIで必要とされる配線資源を正確に見積もり、信号多重化することによる配線本数低減効果を定量的に明らかにする。対症療法的リピータ挿入からの脱却を目指す。(b)ローカル、セミグローバル配線ではRail-to-rail(O～Vdd振幅)伝送を行う。これを信号多重化する回路技術の開発を行う。(c)グローバル配線においては、申請者らが示してきた高速、低消費電力伝送可能な「伝送線路配線」における信号多重化技術を開発する。(d)信号多重を行うことにより、微細化したときのコアサイズ増加を抑制(すなわちスケーリング)し、かっコア間接続も世代毎に信号伝送性能が向上するネットワークオンチップアーキテクチャを検討する。
|
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[Presentation] Path Clustering for Adaptive Test2010
Author(s)
Takumi Uezono, Tomoyuki Takahashi, Michihiro Shintani, Kazumi Hatayama, Kazuya Masu, Hiroyuki Ochi, Takashi Sato
Organizer
IEEE VLSI Test Symposium
Place of Presentation
California, USA
Year and Date
2010-04-19
