2012 Fiscal Year Annual Research Report
ＦＰＧＡの抽象モデル化とハードウェアアルゴリズムの評価の研究
| Project/Area Number |
21500016
|
|---|
| Research Institution | Hiroshima University |
|---|
Principal Investigator |
中野 浩嗣 広島大学, 工学(系)研究科(研究院), 教授 (30281075)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
伊藤 靖朗 広島大学, 工学(系)研究科(研究院), 助教 (40397964)
|
|---|
| Project Period (FY) |
2009-04-01 – 2013-03-31
|
| Keywords | FPGA / ハードウェアアルゴリズム / 多倍長演算 |
|---|
| Research Abstract |
FPGA(Field Programmable Gate Array)とは，ユーザの設計した論理回路データをダウンロードすることにより，内部回路を定義・変更することができる集積回路である．FPGAには，LUT(ルックアップテーブル)，フリップフロップ，ブロックRAM，乗算器，などの組込み回路が大量（数千～数十万程度）に分散配置されており，それらの初期データとプログラマブル配線を設定することにより，任意の論理回路を埋め込むことができる．本研究の目的は，このFPGAのアーキテクチャをさまざまなレベルで抽象化したFPGAモデルを提案し，そのモデル上でさまざまな問題を解く効率よいハードウェアアルゴリズムを設計することである．昨年度我々が提案したFDFM(Few DSP blocks and Few memory blocks)アプローチを用いて，今年度はサポートベクタマシンと呼ばれる学習機械をFPGAに実装した．我々が提案するFDFMアプローチとは、少数のDSPブロックとブロックRAMを用いて，複雑な計算をするコプロセッサを組み込むという考え方である。この方法により複雑な計算が少ないリソースで行うことができ、また高スループットが必要な場合はこのコプロセッサを大量に並べるということも可能であり、フレキシブルな設計が可能となる．さらに，FPGAに高速パターンマッチングアルゴリズムや多倍長演算対応CPUを実装し，性能評価を行った．特に，多倍長演算対応CPUを用いて，RSA暗号化のための多倍長演算アルゴリズムを実装した．RSA暗号化をハードウェア実装するのは複雑であり，設計が困難であった．多倍長演算CPUはこれをソフトウェア的に容易に実装でき，かつハードウェア実装と同等の性能が実現できる．
|
| Current Status of Research Progress |
Reason
24年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
24年度が最終年度であるため、記入しない。
|
