2011 Fiscal Year Annual Research Report
リコンフィギャラブルシステムの可用性を向上させるOS機能の研究開発
| Project/Area Number |
21500058
|
|---|
| Research Institution | Kumamoto University |
|---|
Principal Investigator |
久我 守弘 熊本大学, 大学院・自然科学研究科, 准教授 (80243989)
|
|---|
| Keywords | リコンフィギャラブルシステム / FPGA / オペレーティングシステム / 遠隔再構成 / 部分再構成 / プロセススケジューリング / 回路分割 |
|---|
| Research Abstract |
これまでに開発してきたリコンフィギャラブルシステム向けOS機能について洗練化を図った.
1.ハードウェア資源を考慮するプロセススケジューラの洗練化
複数のプロセスがリコンフィギャラブルデバイスの回路資源を要求する状況下では,要求する回路規模,資源の占有時間等がプロセスのターンアラウンドやスループットを大きく左右する.そのため,資源を利用する可能性のある全てのプロセス全体を見通すリコンフィギャラブルデバイスの資源管理およびそのスケジューリングを行う必要がある.昨年度開発したスケジューラを基に,高性能向けおよび組込み向け双方のリコンフィギャラブルシステムを対象として論理資源量,ネットワーク通信速度,再構成速度等をパラメータ化し,様々なリコンフィギャラブルシステムをモデル化してスケジューリングシミュレーションが行える環境を構築した.
2.動的部分再構成によるリコンフィギャラブルシステムのデータ転送機構の開発
複数のリコンフィギャラブルモジュール間のデータ転送について,バスに接続されたメモリを介する方法だけでなく,再構成領域内にあるローカルメモリを介することでゼロコピーによるデータ受渡しについての実現可能性を検討し,システム全体として効率良くデータ転送できるよう洗練化を図った.
3.複数FPGAへのアプリケーション実装を考慮したハードウェア分割手法の開発
複数の再構成領域を備えるリコンフィギャラブルシステムの論理資源を効率良く利用するためには,実装する機能の分割法についても考慮する必要がある.昨年度開発した分割手法を基に,大規模な回路であって高速に分割するために手法について開発を進め,分割アルゴリズムの洗練化を図った.また,複数のFPGAに分割された回路を,高速シリアル通信を用いて大きな1つのFPGAとして動作させるための手法についても検討するとともに評価を行った.
|
