2012 Fiscal Year Annual Research Report
耐ノイズ性・耐ばらつき性を有する高信頼性ディジタル回路の設計
| Project/Area Number |
21500059
|
|---|
| Research Institution | Tokyo Metropolitan University |
|---|
Principal Investigator |
三浦 幸也 首都大学東京, システムデザイン研究科, 准教授 (00254152)
|
|---|
| Project Period (FY) |
2009-04-01 – 2013-03-31
|
| Keywords | ディペンダブルコンピューティング / ノイズ / フリップフロップ / VLSI / 高信頼化設計 |
|---|
| Research Abstract |
VLSIが低電圧化・高速化・微細化するにつれ, 各種のノイズによる誤動作が問題となっている. 一般には, ノイズの発生予測や完全排除は困難であり, 回路設計レベルでの対策が有効であると考えられる。そのために, 既存回路と互換性・整合性の取れるノイズ耐性・ばらつき耐性のある回路構造の実現を目指す. これらの研究目標に対して, 今年度は以下の成果を得ることができた.
本研究では, クロック信号のエッジ近傍に発生したノイズパルスによる誤動作を防止できるマスタースレーブFFを提案した. 通常のFFではマスタ動作からスレーブ動作に切り替わるときに入力信号にノイズ信号が発生すると, このノイズの影響でFFは誤動作を引き起こす. 一般にノイズ信号はパルス状の継続時間の短い信号であることから, FFのタイミング制約条件(セットアップ時間, ホールド時間)を満たさない信号と考えることができる. よってタイミング制約条件を満たさない信号(データの継続時間の短い信号)をノイズと捉え, このようなノイズによる誤動作を防止できるFFを開発した. 提案法ではマスタラッチ内で本来のクロック信号で一度データを取込み, さらにそのクロック信号より遅れたタイミングで再度テータを取込み, 両者のデータの一致・不一致により取込んだデータが2点間で信号継続しているかを判断し, 正当データかノイズパルスかを判断する. 取込んだデータがノイズパルスであると判断されたとき, FFは以前の値を保持し続ける. このFFは2回目のデータ取込みタイミングを調整することでブロックできるノイズ幅の設定が可能である. 提案方法を実現した3種類のプロトタイプFFの回路動作をシミュレーションにて検証し, その回路性能, 回路規模を評価した. また回路ばらつきについてもその耐性を検証し, ばらつきの影響を受けずに正常動作できることを確認した.
|
| Strategy for Future Research Activity |
(抄録なし)
|
