2010 Fiscal Year Annual Research Report

高機能論理素子による次世代アトラスミューオンシステム読出系の開発

Research Project

Project/Area Number	21540296
Research Institution	The University of Tokyo
Principal Investigator	坂本宏東京大学, 素粒子物理国際研究センター, 教授 (80178574)
Co-Investigator(Kenkyū-buntansha)	川本辰男東京大学, 素粒子物理国際研究センター, 准教授 (80153021)
Keywords	陽子陽子衝突実験 / ミューオン検出器 / データ読み出し系 / 高速シリアル伝送 / FPGA / CPUコア / データ圧縮 / エラーリカバリー
Research Abstract	今年度は読み出し系プロトタイプのビルディングブロックとなる汎用FPGAモジュールの開発を中心に進めてきた。フォームファクターとしては6UのVME規格を採用、Xilinx社のSpartan6系FPGAを基軸素子として入出力等を配置したモジュール、通称PT6を開発製作した。外部との相互接続のため、最高2.5Gbpsで通信を行うシリアルリンクを4系統搭載しており、それらを用いて複数のPT6を組み合わせてプロトタイピングを行うことが出来る。またPT6はCMC規格(Common Mezzanin Card)の娘基板を搭載可能で有り、オプティカルリンクなどの入出力機能を持たせることも出来る。搭載されたFPGAは大容量のもので、CPUコアをIP(Intelectual Property)として持っており、デザインとしてCPUを組み込むことが出来る。この機能は次期読み出し系の機能としては非常に重要であると考えられる。高速動作が必要なデータフロー部分はハードウエアデザインとしてHDL(ハードウエア記述言語)で開発するが、エラー発生時の診断復旧など複雑であるが高速性は要求されない部分はソフトウエアで記述できるようにする。それにより、より柔軟で信頼性の高いシステムを構築することが出来る。PT6にCPUコアを搭載するためのツール類の開発とハードウエア・ソフトウエアの開発環境の整備を進めた。PT6が使用するクロック周波数が通常のPCに搭載されるCPUの1/10以下であり、パイプライン化などの高速化技術が使えないため、CPUコアの処理速度は通常のPCに比べると見劣りがするのは確かであるが、読み出し系が処理するデータへは外部インターフェースを通さずに直接アクセスが可能であること、また、CPUコアが使用するFPGA上の論理資源はコンパクトで有り、必要に応じて多数のCPUコアを搭載し並列動作させることが出来ることなど、処理速度の遅さをカバーすることはデザインにより十分可能であることを確認した。これらの結果は日本物理学会秋季大会で報告された。また、この研究開発はKEKが主催するOpen-ITコンソーシアムPCB-FPGA部門プロジェクトとして行われている。