2011 Fiscal Year Annual Research Report
高機能論理素子による次世代アトラスミューオンシステム読出系の開発
| Project/Area Number |
21540296
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
坂本 宏 東京大学, 素粒子物理国際研究センター, 教授 (80178574)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
川本 辰男 東京大学, 素粒子物理国際研究センター, 准教授 (80153021)
|
|---|
| Keywords | LHC加速器 / アトラス実験 / データ収集系 / FPGA / CPUコア / 高速シリアル通信 / ハードウエア記述言語 |
|---|
| Research Abstract |
LHC加速器アトラス実験はルミノシティ向上に対応してアップグレードする計画がある。我々が担当する前後方ミューオントリガーシステムについても電子回路系の改良を続けている。ルミノシティ増強はデータ量の増大を意味するが、それに対応した読み出し系の強化が求められる。本研究ではその準備研究として汎用プロトタイプモジュールの開発を行って来た。この汎用モジュールは大規模FPGAを搭載し、入出力に2.5Gbpsの高速シリアル通信を採用している。複数のモジュールを接続することにより読み出し系のプロトタイプを作成し、デザインの検証を行うことが出来る。今年度は本研究の最終年度として読み出しシステムのデモンストレータの作成を行った。検出器からのデータは検出器周辺に設置されたスタースイッチと呼ばれるモジュールでいったん集約され、それがシリアル通信リンクを通してエレクトロニクスハットに送られる。そこではさらに10チャンネル程度のリンクを束ねてフォーマットし、アトラス共通読み出し系へデータを送る。まずスタースイッチの機能を模擬的に実現するエミュレータを開発し、そこからのデータを高速シリアルリンクで受け取り、フォーマットして送出する。数十Gbpsに達するデータ転送機能の部分は基本的にハードウエア記述言語で実装した。さらにCPUコアをFPGAへ組み込み、診断や障害からの復帰を受け持たせる。ハードウエアがいったん障害を検知するとその瞬間のデータ内容をスナップショットとして外部メモリーにコピーする。それをCPUコアのソフトウエアで診断し通報するとともに、診断内容に応じてハードウエア側のシーケンスを正常化する。それにより、より強靱なシステムを構築できる。
|
