2011 Fiscal Year Annual Research Report
| Project/Area Number |
21560324
|
|---|
| Research Institution | Japan Advanced Institute of Science and Technology |
|---|
Principal Investigator |
堀田 將 北陸先端科学技術大学院大学, マテリアルサイエンス研究科, 准教授 (60199552)
|
|---|
| Keywords | 低温結晶化 / Si薄膜 / YSZ薄膜 / 薄膜トランジスタ / 固相成長 / 低温プロセス / 多結晶Si |
|---|
| Research Abstract |
YSZ層を用いたSi薄膜結晶化誘発法とYSZ層表面の熱処理法により、10mmx20mmガラス基板上に300℃程度の低温でZr不純物濃度がSIMSで2×10^<16>/cm^3以下で多結晶Si薄膜を形成し、その粒径を10～50nmの範囲で制御して、基板全面にわたり粒径分布の半値幅を2nm以下と一定にすること、さらに、その結晶化Si膜を用いて薄膜トランジスタ(TFT)を作製し、その電界効果移動度が5cm^2/Vs以上で、面内バラツキが±3%以下に抑えることを目的として行った。以下にその結果について報告する。
1.Si薄膜堆積直前のYSZ層表面の清浄化のために、超高真空中、500℃のプレアニールを時間t_p=15,30,60分と行い、その後300℃でa-Si薄膜を50nm堆積し、568℃で固相結晶化を行った。その結果、t_p=15分では結晶化開始時間t_s=約300分、t_p=30分では、t_s=約150分、t_p=60分では、t_s=約30分とt_pの増加と共に、結晶化時間が短縮した。ただし、YSZ表面の清浄化は進んだが、それによる結晶化温度の低減はできなかった。
2.Si薄膜の結晶粒径の均一化には、まだ至っていない。そのため、TFT作製もできなかった。
3.ボトムゲート型TFT作製用のゲート電極として、Ti膜を堆積し、その上にSrRuO??3膜を堆積した。さらにゲート絶縁膜としてYSZ膜を堆積して、その電流-電圧特性を行ったところ、SROとYSZが電気化学反応し、YSZの絶縁性が著しく損なわれた。そのため、SRO膜に代え、Pt薄膜を用いたところ、YSZ薄膜の絶縁性は保たれた。さららに、その上にa-Si薄膜を堆積し、固相結晶化を行ったが、ガラス、下部電極及びYSZ層などの層間の熱膨張係数の違いにより、YSZ薄膜に亀裂が発生し、Si薄膜の良好な固相成長が起こらなかった。
|
