2009 Fiscal Year Annual Research Report
InAsナノワイヤを用いた超高速アナログ/デジタル集積回路
| Project/Area Number |
21560362
|
|---|
| Research Institution | Sophia University |
|---|
Principal Investigator |
和保 孝夫 Sophia University, 理工学部, 教授 (90317511)
|
|---|
| Keywords | 先端機能デバイス / 電子デバイス・機器 / 半導体超微細化 / 集積回路 / 国際研究者交流(ドイツ) |
|---|
| Research Abstract |
InAsナノワイヤ(NW)を用いた電界効果トランジスタ(NW-FET)の電気的特性評価と性能改善、および、それを用いたアナログ/デジタル集積回路の基本検討を行った。
1. NW-FETの直流トランジスタ特性測定および高周波Sパラメタ解析を行い、ドレイン電流、相互コンダクタンスやゲート絶縁膜容量などの素子特性が時間的に変動すること、その原因がFETのゲート絶縁膜に用いたSiN_x膜中に存在する電子捕獲中心と可動イオンにある可能性が高いことを明らかにした。このため、より高い安定性を有すると考えられるAl_2O_3膜をゲート絶縁膜に用いたところ、素子特性の時間変動が抑止できることが分かり、本NW-FETにおけるAl_2O_3膜ゲート絶縁膜の有用性が確認できた。
2. 回路設計に必要なNW-FETの素子モデルを作成し、NW-FETをスイッチとして用いるサンプル/ホールド(S/H)回路^*を設計した。動作速度と分解能のトレードオフに着目し、NW-FETのON/OFF比と回路パラメタの最適化を図った。試作回路の性能評価を行った結果、動作周波数が数MHz程度と低いものの、基本回路動作を確認することに成功した(海外研究協力者と連携)。また、InAsナノワイヤに電界アシスト自己整合プロセス(EASA)を適用し、ナノワイヤの堆積位置と方位が制御できる可能性を確認した。
3. 次年度以降に計画しているNW-FET/CMOS異種技術集積化のための基本検討として、CMOSアナログ/デジタル変換回路の調査、設計/試作、性能評価実験を行った。
(^*アナログ/デジタル回路における基本構成要素であり、一定のサンプリング周波数でアナログ入力信号の瞬時値を捕捉し、後段のA/D変換回路に伝達するための回路。)
|
