2011 Fiscal Year Annual Research Report
InAsナノワイヤを用いた超高速アナログ/デジタル集積回路
| Project/Area Number |
21560362
|
|---|
| Research Institution | Sophia University |
|---|
Principal Investigator |
和保 孝夫 上智大学, 理工学部, 教授 (90317511)
|
|---|
| Keywords | 先端機能デバイス / 電子デバイス・機器 / 半導体超微細化 / 集積回路 / 国際情報交換 / ドイツ |
|---|
| Research Abstract |
誘電泳動に基づくFASAプロセス(Field-Assisted Self-Assembly: 電界効果を用いた自己整合プロセス)を適用してInAsナノワイヤMISFET集積回路を試作し、その動作確認に成功した。並行して要素技術の検討を進め、CMOS回路と集積化できる見通しを得た。
1.InAsナノワイヤをチャネルに用いたMISFET2個をSi基板上に集積化したインバータ回路を試作した。また、同MISFETとInP HEMTをInP基板上に集積化したサンプル/ホールド(S/H)回路を試作した。両者の回路ともその動作確認に成功した。
2.上記回路の試作にはfASAプロセスを用い、成長基板から剥離したInAsナノワイヤを別の基板の予め決められた位置に堆積させ、それらを金属薄膜配線で接続して集積回路を完成させた。このようなInAsナノワイヤ素子と既存素子との集積化は、我々が知る限り世界で始めてである。
3.標準プロセスで製作したCMOS回路を搭載したSi基板にもFASAプロセス適用し、CMOS回路で使用する最上層の金属配線とInAsナノワイヤを接続することに成功した。今後、CMOS大規模集積回路とナノワイヤ素子の融合化を進める上での見通しが得られた。
4.InAsナノワイヤMISFETの高周波Sパラメタを評価し、ゲート長を縮小することで高周波特性を改善できる可能性が確認できた。また、界面トラップに起因すると考えられる小信号パラメタの経時変化が見られ、引き続き、絶縁膜InAs界面特性の改善が必要であることが分かった。
5.ナノワイヤ素子と組み合わせるための低消費電力A/D変換器の設計/試作をすすめ、ダイナミックソースフォロワ積分器を用いた新しいΔΣ型A/D変換器の動作実験に成功した。
|
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[Presentation] InAs nanowire circuits fabricated by field-assisted self-assembly on a host substrate2011
Author(s)
Kai Blekker, Rene Richter, Oliver Benner, B.Munstermann, Andrey Lysov, Ingo Regolin, Werner Prost, Ryosuke Oda, Satoshi Taniyama, Takao Waho
Organizer
9th Topical Workshop on Hete restructure Microelectronics (TWHM2011)
Place of Presentation
Gifu, Japan
Year and Date
20110828-20110831
-
-
-
-
-
-
-
-
