| Research Abstract |
本年度は,高性能システムLSIに対する統計的設計手法の確立を目指して,1.タイミング検査の効率的実行手法,2.タイミング信頼性を向上するための電源配線最適化手法,および3.タイミング制約を満たす高信頼・小面積・低消費電力回路の自動合成手法に関する研究に取り組み,以下の成果を得た.
1.前年度に構築した高精度の統計的静的遅延解析手法およびクリティカルパスを構成する可能性の低い経路を除去する手法のプログラムを完成させた.前者に関しては,Dresdenで開催された国際会議(DATE2012)においてデモ展示した(2012年3月13日).後者に関しては現在評価を継続中である.また,製造ばらつきだけでなく,経年劣化も考慮した統計的静的遅延解析手法を構築した,簡単な評価結果からは,今後の統計的手法において重要な役割を果たすであろうとの感触を得ている.
2.タイミング違反だけでなく,エレクトロマイグレーションによるビアの経年劣化も考慮できる電源配線手法を構築した.この手法は,多目的最適化手法を用い,ビアの配置を改善して,総合的に信頼性を向上させるものである.また,設計時に,NBTIによるトランジスタの経年劣化の影響を効果的に考慮する手法を考案し,典型的なクリティカルパスに対する論理シミュレーションにより,NBTIの要因であるトランジスタのオンタイム率を最悪値の0.5で扱うと良いことが分かった、これにより,NBTIを考慮したタイミング最適化手法の信頼効性を高めることができる.
3.統計的静的遅延解析手法を繰り返し用いる食欲アルゴリズムを構築したが,プログラムは完成していない.今後,温度と電源電圧のばらつきを,1.で述べた経年劣化と同様な取り扱いをすることにより,1つの実用的システムとして完成させ,ベンチマーク回路や,自動合成した回路を用いて,その性能を検証する予定である.
|
