| Research Abstract |
本研究は,開発が急務である学習機能を持たせたロボットの開発にも繋がるような学習機能を有するニューロデバイスの開発を行うために,生体の脳内,特に海馬CA3における神経回路網のハードウェアモデルを提案し,パルスタイミングに依存してシナプス荷重が変化する学習則(STDP)を取り込んだモデルを開発する。この学習則は,2つの特性が海馬CA3の深さ方向に依存して得られることが報告されており,2つの特性を結合荷重値として埋め込むことにより,仮想的な三次元構造の神経回路網モデルを提案し,VDECを通して実装する。この実装したモデルを用い,記憶の保持・想起について検証を行う。
本年度は,特に以下の内容について検討を行った。(1)仮想的な三次元構造の神経回路網モデルの実装,(2)記憶の保持・想起の検証手法の提案。
その結果,
(1)実装にあたり,可塑シナプスの荷重値を保存することも可能な低消費電流化(nAオーダー)した多値メモリセルを提案した(雑誌論文1番目)。また,前年度提案した2つの時間窓特性(非対称型およびメキシカンハット型)を示すモデルにおいて,記憶の保持が可能であることを示した(学会発表5番目)。さらに,VDECを通して1,2μm,0.8μmCMOSデザインルールを用いて,それぞれ集積回路の試作を行った。
(2)我々が提案しているモデルは,パルス形のモデルである。保持ではパルスタイミングを結合荷重値として埋め込む手法を用いている。この特徴を活かして,想起でも,パルスのタイミングに着目し,別のパルスが入ったときでも,保持したパルスを出力できるようなネットワーク構造を提案し,回路シミュレーションにて確認した(学会発表1番目)。
|
