2011 Fiscal Year Annual Research Report
自己校正技術を用いたアナログ‐デジタル/デジタル‐アナログ変換技術の研究
Project/Area Number |
21560369
|
Research Institution | 東京都市大学 |
Principal Investigator |
堀田 正生 東京都市大学, 知識工学部, 教授 (40409371)
|
Keywords | AD変換器 / DA変換器 / アナログ・デジタル混載LSI / 自己校正技術 / 誤差補正技術 |
Research Abstract |
本研究では、ナノCMOS時代をスコープにデジタルアシスト技術を用いた高精度アナログ・デジタル変換回路技術とデジタル・アナログ変換回路技術の開発を目的としている。具体的には、デジタル・アナログ変換器(DA変換器)の高精度化と高精度DA変換器を用いた逐次比較形をはじめとしてアナログ・デジタル変換器(AD変換器)の高精度化に関してデジタルアシスト技術を用いて変換誤差を補正する自己校正技術を開発するものである。 DA変換器に関しては、チョッパ形増幅器と同期検波回路を用いた荷重電流源の相対誤差の高精度検出方法と微笑電流を安定に供給できる補正用電流源の回路構成について検討を行い、0.35umCMOS技術を用いた具体的な回路設計に基づき、回路シミュレーションにより実現精度について検討した。その結果、負帰還を用いた誤差検出方式において、18ビット精度まで検出できる見通しを得ることができた。 逐次比較形AD変換器に関しては、誤変換による精度劣化の解消と変換速度の向上を狙って、内部DA変換器および比較器の整定未収束(不完全整定)でも,判定に冗長性を持たせた変換誤差補正を可能にする方法として、3つの比較器を用いる不完全整定誤差補正アルゴリズムと非2進探索アルゴリズムの2種類の冗長アルゴリズムを提案し、0.18umCMOS技術を用いた試作ICの評価結果から、変換誤差補正技術の有効性を確認した。これらの結果を基に、非2進探索アルゴリズムと3つの比較器を用いる不完全整定誤差補正アルゴリズムに加え、2つの比較器を用いる不完全整定誤差補正アルゴリズムの3種の冗長アルゴリズムの優劣について比較検討した。その結果、内部DA変換器として容量アレイ型DA変換器を用いる場合には2つの比較器を用いる不完全整定誤差補正アルゴリズムを用いるのが最適であることを明らかにした。 さらに、AD変換器の誤差補正の対象を逐次比較形だけではなく、サイクリック形やパイプライン形にも広げ、数学分野で研究されていたβ変換を適用した新しい誤差補正方式に関して検討を行い、アーキテクチャや回路方式を提案した。 これらに関連する研究成果を、学術論文および国際学会などで発表した。
|