2009 Fiscal Year Annual Research Report
CVSL・高速ゲート・ニューロン構造組み込みSET耐性強化宇宙用LSI回路
| Project/Area Number |
21560375
|
|---|
| Research Institution | Shizuoka Institute of Science and Technology |
|---|
Principal Investigator |
波多野 裕 Shizuoka Institute of Science and Technology, 理工学部, 准教授 (80238013)
|
|---|
| Keywords | 電子デバイス・機器 / デバイス設計 / 放射線、粒子線 / 宇宙線 / シミュレーション |
|---|
| Research Abstract |
宇宙用耐放射線システムLSIの実現を目指して、21年度は主に、組合せ論理回路、インバータ・チェーン回路などを検討の中心にし、チップ試作を含め、そのシングル・イベント・トランジェント(SET)耐性強化の研究を重点的に進めた。SET効果誘起光電流に起因する回路誤動作のシミュレーション技術を検討した。更に、組合せ論理回路、インバータ・チェーン回路などのSET効果による誤動作をシミュレーションに基づいて検討した。
その結果、スタティック形カスケード電圧スイッチ論理(CVSL)回路は従来のCMOS回路より2桁以上のSET耐性があり、クロック形CVSL回路はCMOS回路より1桁以上のSET耐性があることを確認することに成功しな。即ち、2層ポリ2層アルミCMOSプロセスによりチップ試作を行い、実測によりその機能動作を確認した、スタティック形CVSL回路とクロック形CVSL回路に関して、前述のシミュレーションによりSET耐性を検討し、前者のSET耐性は既存のCMOS回路の200倍、後者は20倍であることを明らかにした。
更に、半加算器、全加算器、比較器などで用いる重要な基本ゲートである排他的論理和(EX-OR)回路をスタティック形CVSL回路により新規に設計し、そのチェーン回路とCMOSチェーン回路のSET耐性を比較し、スタティック形CVSL回路のSET耐性はCMOS回路より2桁以上優れていることを示すことに成功した。即ち、試作チップの実測によりその機能動作を確認した、スタティック形CVSLチェーン回路と、耐放射線性の観点からNAND、NOR、NOT回路で構成したCMOSチェーン回路に関して、シミュレーションによりSET耐性を比較し、前者は後者より200倍以上優れていることを明らかにした。
|
