2010 Fiscal Year Annual Research Report
CVSL・高速ゲート・ニューロン構造組み込みSET耐性強化宇宙用LSI回路
| Project/Area Number |
21560375
|
|---|
| Research Institution | Shizuoka Institute of Science and Technology |
|---|
Principal Investigator |
波多野 裕 静岡理工科大学, 理工学部, 准教授 (80238013)
|
|---|
| Keywords | 電子デバイス・機器 / デバイス設計 / 放射線、粒子線 / 宇宙線 / シミュレーション |
|---|
| Research Abstract |
宇宙用耐放射線システムLSIの実現を目指して、前年度に引き続き、22年度は主に、組合せ論理回路チェーンを検討の中心にして、チップ試作とレーザ・ビーム照射実験の検討を含め、そのシングル・イベント・トランジェント(SET)耐性強化の検討を重点的に進めた。
前年度検討したSET効果に対するシミュレーション技術を、チップ試作により動作確認に成功した3種類のチェーン回路に適応し、スタティック形カスケード電圧スイッチ論理(CVSL)回路と研究代表者が新規に提案したクロック形CVSL(C^2VSL)回路を従来の複合ゲートCMOS回路と比較して、スタティックCVSLは2桁以上の、C^2VSLは1桁以上のSET耐性がある事を明らかにした。
更に、新規に、選択的にメタル・カバーした基本論理ゲートと検出回路を具えたテスト回路の設計試作を行い、光誘起電流による回路誤動作の検討のためのレーザ・ビーム照射予備実験に着手した。
また、C^2VSL回路とCVSL回路により既存のCMOS回路を置き換える事が可能である事を実証するため、C^2VSL回路とCVSL回路により、演算回路の代表である全加算器と半加算器を設計試作して、試作チップの実測により、それぞれの回路の機能動作の確認に成功した。
|
Research Products
(4 results)
