2010 Fiscal Year Annual Research Report
完全並進不変性を有する複素ウェーブレットパケット変換の実現
| Project/Area Number |
21560441
|
|---|
| Research Institution | The University of Electro-Communications |
|---|
Principal Investigator |
中野 和司 電気通信大学, 大学院・情報理工学研究科, 教授 (90136531)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
新 誠一 電気通信大学, 大学院・情報理工学研究科, 教授 (20134463)
|
|---|
| Keywords | 信号処理 / ウェーブレットパケット / 並進不変性 / 統計解析 / システム同定 |
|---|
| Research Abstract |
ウェーブレットパケット変換は離散ウェーブレット変換の一般化であって,離散ウェーブレット変換に対して多重解像度解析(MRA)と似たやり方で実行される.その違いは,ウェーブレットパケット信号分解では各レベルにおいて近似係数と詳細係数両方ともに分解されるということである.MRAでは,分解されるにつれて配置されるウェーブレット係数の数はダウンサンプリングにより減少するが,全体としての情報量は元の信号と同じになるように設計されている.これは,いわば情報論的に冗長性が無い状態にあるわけで,このことにより並進不変性が欠如してしまう.例えば,異常信号の検出問題に対して並進不変性をもたないまま信号解析すると,その信号の発生時刻を安定して検出することはできなくなる.
昨年度において,置換型複素ウェーブレットパケット変換につづき,位相補正型複素ウェープレットパケット変換の開発を行った.これは6つのツースケール数列を用意することにより簡単に変換尾が行えるが,一部が直交でないため完全に再構成することができないことを証明した.これらウェーブレットパケット変換の工学応用については,クロータドリルにおける切削音の基づく異常診断に適用した.さらに企業と共同でリアルタイム処理を可能にするためにDSPによるハードウェア実現を行った.
|
