2009 Fiscal Year Annual Research Report
デジタル回路による新しいシリコンニューラルネットワーク
| Project/Area Number |
21650069
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
河野 崇 The University of Tokyo, 生産技術研究所, 准教授 (90447350)
|
|---|
| Keywords | 脳型情報処理 / シリコンニューロン / ニューラルネットワーク |
|---|
| Research Abstract |
本研究課題では、デジタル演算回路を用いてスパイキングニューラルネットワークを構築し、脳神経系のリアルタイムシミュレータや神経形態学的システムの実現を目指している。本年度は、既に設計済みのシリコンニューロンモデルと、新たに設計したシリコンシナプスモデルをVHDL記述し、Xilinx社製FPGAへ実装できるようチューニングを行った。シリコンニューロンモデルは数理的手法により小規模なデジタル演算回路で実装可能な形に設計されており、ギャップジャンクション結合系の複雑な挙動などを再現できることが示されているため、ニューロンとして妥当なダイナミクス生成能力を持っていると考えられる。これに対し、シリコンシナプスモデルについては現象論的手法により、実装に必要な回路規模を最小限にとどめるモデルを提案した。このシリコンシナプスモデルの妥当性を検証するため、シリコンシナプスとシリコンニューロンを組み合わせることにより、20ニューロンの全結合シリコンニューラルネットワークを実現し、相関学習により荷重を決定してパターン認識および連想記憶課題の性能を調べた。この結果、連想記憶課題では入力パターンに欠損がある場合には想起が可能であるものの、反転データがある場合には想起が不可能な場合があることが明らかになった。抑制性結合と興奮性結合を介したスパイク入力のバランスを工夫することで解決できると考えており、具体的にはSTDP学習則などの導入、連続したスパイク入力の履歴をある程度反映するシナプスモデルの構築を来年度以降行う予定である。
|
