2009 Fiscal Year Annual Research Report
ナビエ・ストークス方程式を差分計算する論理回路の設計
| Project/Area Number |
21656049
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
山本 悟 東北大学, 大学院・情報科学研究科, 教授 (90192799)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
佐野 健太郎 東北大学, 大学院・情報科学研究科, 准教授 (00323048)
|
|---|
| Keywords | ナビエストークス方程式 / 差分計算 / 論理回路 / 低消費電力 |
|---|
| Research Abstract |
本研究では、高効率かつ省エネルギーの数値流体力学(CFD)計算を実現するために、ナビエ・ストークス(NS)方程式を差分計算する論理回路を設計し、これを論理回路の再構成が可能なFPGA (Field-Programmable Gate Array)デバイス上に実装してCFD専用計算機を開発することを目的としている。平成21年度では、以下の通り研究を実施した。
FPGAデバイスを搭載したPCI-Expressボードを導入し、PCに接続することにより、論理回路の設計・実装環境の整備を行った。これにより、ハードウェア記述言語(HDL)により書かれた論理回路をコンパイルし、FPGAに書き込んで動作をさせることが可能となった。次に、積和演算を効率よく実行することが可能なプログラマブル演算回路を設計し、FPGA上に実装した。IEEE754準拠の単精度演算が可能な回路を設計したところ、133MHz動作が可能で0.26GFlop/sのピーク性能を持つことが明らかとなった。1つのFPGA上には少なくとも128個の演算回路が実装可能とみられることから、FPGAあたり33GFlop/sのピーク演算性能を持つと見積もられた。また、積和演算の繰り返しによりナビエストークス方程式を解くアルゴリズムについて検討を行い、FPGA上の演算回路を適切に動作させるためのプログラムを設計すると同時に、複数の演算回路を相互接続するネットワークについて概念設計を行った。
|
