2010 Fiscal Year Annual Research Report
ナビエ・ストークス方程式を差分計算する論理回路の設計
| Project/Area Number |
21656049
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
山本 悟 東北大学, 大学院・情報科学研究科, 教授 (90192799)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
佐野 健太郎 東北大学, 大学院・情報科学研究科, 准教授 (00323048)
|
|---|
| Keywords | ナビエストークス方程式 / 差分計算 / 論理回路 / 低消費電力 |
|---|
| Research Abstract |
本研究では、高効率かつ省エネルギーの数値流体力学(CFD)計算を実現するために、ナビエ・ストークス(NS)方程式を差分計算する論理回路を設計し、これを論理回路の再構成が可能なFPGA(Field-Programmable Gate Array)デバイス上に実装してCFD専用計算機を開発することを目的としている。本年度では、以下の通り研究を実施した。
1)並列積和計算アルゴリズムの改良
SMAC法によるNS方程式の数値解法に対し、red-black SOR法を適用して効率良く圧力に関する方程式を解くための積和演算式を導き出した。これにより、設計した積和計算回路を用いて並列にNS方程式を解くことが可能となった。
2)FPGAによる回路試作及び動作確認環境の整備
試作に用いる高性能FPGAデバイスは、大規模な回路試作が可能となる多数のロジックエレメント、整数演算ユニット(DSP)、ブロックRAM、クロック管理用PLL回路、高速I/Oユニットを備えている。NS回路では多数の浮動小数点演算を行う必要があることから、これらのハードウェア資源を効率良く用いて高速な浮動小数点演算回路を構成するための検討と試作設計を行った。また、ホストPCに接続されたFPGAボード上の回路を制御しデータを読み書きするためのデバイスドライバや基本ソフトウェアの構築と動作確認を行った。
3)積和演算式の高速計算回路の設計と実装
前年度に設計を行った積和演算基本回路に基づき、計算要素(PE)の詳細設計とFPGAへの実装を行った。高速積和演算を実現するには並列演算と並列メモリリード・ライトが不可欠であるため、PEを2次元に多数並べたアレイ構造を持つNS回路を提案した。その後、PEの詳細設計、試作実装、および性能評価を行った。また、PEを複数並べた大規模アレイの設計を開始した。
|
