2011 Fiscal Year Annual Research Report
半導体集積回路の物理パラメータに基づいたロバスト回路設計手法論の創出と実戦的応用
| Project/Area Number |
21680004
|
|---|
| Research Institution | Kobe University |
|---|
Principal Investigator |
廣瀬 哲也 神戸大学, 大学院・工学研究科, 准教授 (70396315)
|
|---|
| Keywords | LSI / プロセスバラツキ / 温度バラツキ / PVTバラツキ / 高速化技術 / アナログ回路 / ディジタル回路 |
|---|
| Research Abstract |
平成23年度は,システム応用展開を目指したオンチップ・アナログ回路補正技術とディジタル回路向け補正技術の検討を行った.特に,アナログ回路システムで重要な要素回路であるオペアンプやコンパレータ回路の特性評価を行うとともに,そのバラツキ補正システムの開拓研究を推進した.オペアンプに関しては,低電力動作時において問題となる遅延時間のバラツキを,高速動作可能な集積回路技術を新たに開拓することで遅延バラツキの影響を排除するアーキテクチャを実現した.アーキテクチャの理論解析,ならびにシミュレーション評価により提案手法の有効性を確認することができた.また,コンパレータに関しては,オフセット電圧補正手法並びに高速動作技術を開拓した.オフセット電圧補正手法として,従来技術で用いられている容量バンクを用いた補正手法とは異なり,CMOSインバータを用いたオフセット補正手法を検討した.また,高速化技術として,基本ゲートであるCMOSインバータ構成とアナログ基本回路であるカレントミラー技術を用いた高速化技術を開拓した.これらの提案アーキテクチャの理論解析,ならびにシミュレーション評価により,提案手法の有効性を確認することができた.そして,ディジタル回路システムに向けたセンスアンプの検討を行った.低電圧動作時における動作バラツキを補正するアーキテクチャを考案した.提案アーキテクチャの理論解析,ならびシミュレーション評価により,消費電力を増大させることなく,センスアンプのバラツキを補正できる見通しを得た.
|
