• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2009 Fiscal Year Annual Research Report

オンチップ・スーパーコンピューティングを可能にするメニーコア・プロセッサの研究

Research Project

Project/Area Number 21680005
Research InstitutionKyushu University

Principal Investigator

井上 弘士  Kyushu University, システム情報科学研究院, 准教授 (80341410)

Keywords3次元LSI / メニーコア / ハイパフォーマンスコンピューティング / 高性能計算 / 低消費電力 / 動的最適化
Research Abstract

本年度は、複数コアを搭載したマイクロプロセッサを対象とし、コアでのプログラム実行状況を監視するためのハードウェア・サポート技術を考案した。また、2次元実装を全体とした際のチップ温度解析、ならびに、性能評価環境を構築するための大規模FPGAを用いた基本実験を実施した。具体的な内容は以下の通りである。
【研究テーマ1:コア・オブザベーション技術の開発】同一チップに搭載したプロセッサ・コアのメモリ参照に着目し、周辺コアのキャッシュミス情報を効率良く収集するハードウェア・サポート技術を考案した。また、収集したキャッシュミス情報を全てのコアで共有するメカニズムを確立し、これに基づく動的最適化の実現法を示した。
【研究テーマ2:コア・オーケストレーション技術の開発】上記研究テーマ1で開発したハードウェアサボートを用いたメモリ性能向上法を検討した。また、複数の演算器や大容量メモリ、プロセッサコアの積層などを想定し、消費電力プロファイルに基づく3次元積層LSIの温度解析を実施した。その結果、チップ温度状況に応じてメニーコア活用法を動的に最適化する新しいアプローチへのヒントを得る事ができた。
【研究テーマ3:評価環境の構築】公開されているOpenSPARCを対象とし、現在の商用FPGAにて実装可能なプロセッサコア数の調査を行った。この結果より、FPGAによるエミュレーション環境とホスト計算機によるシミュレーションの連携(協調シミュレーション)が必要である事があきらかになった。
また、上記の研究成果に関して国内外にて研究発表を実施した。

  • Research Products

    (16 results)

All 2010 2009

All Journal Article (14 results) (of which Peer Reviewed: 5 results) Presentation (2 results)

  • [Journal Article] マルチコア向けオンチップメモリ貸与法における実行コード生成法の改善2010

    • Author(s)
      福本尚人, 今里賢一, 井上弘士, 村上和彰
    • Journal Title

      情報処理学会研究報告 Vol.2010-ARC-187, No.24(e-pub)

  • [Journal Article] 命令フェッチ機構の共有に基づく低消費エネルギー化手法の提案2010

    • Author(s)
      上野伸也, 井上弘士, 村上和彰
    • Journal Title

      電子情報通信学会総合大会

      Pages: 108

  • [Journal Article] 演算器配列型アクセラレータの温度解析2010

    • Author(s)
      花田高彬, 井上弘士, 村上和彰
    • Journal Title

      電子情報通信学会総合大会

      Pages: 109

  • [Journal Article] Rapid Design Space Exploration of a Reconfigurable Instruction-Set Processor2009

    • Author(s)
      F.Mehdipour, H.Noori, K.Inoue, K.Murakami
    • Journal Title

      IEICE Trans.on Fundamentals of Electronics, Communications and Computer Science Vol.E92-A, No.12

      Pages: 3182-3192

    • Peer Reviewed
  • [Journal Article] Reducing On-Chip DRAM Energy via Data Transfer Size Optimization2009

    • Author(s)
      Takatsugu Ono, Koji Inoue, Kazuaki Murakami, Kento Yoshida
    • Journal Title

      IEICE Transactions on Electronics Vol.E92-C, No.4

      Pages: 433-443

    • Peer Reviewed
  • [Journal Article] Mapping Scientific Applications on a Large-Scale Data-Path Accelerator Implemented by Single-Flux Quantum (SFQ) Circuits2009

    • Author(s)
      F.Mehdipour, H.Honda, H.Kataoka, K.Inoue, I.Kataveva, K.Murakami, H.Akaike, A.Fujimaki
    • Journal Title

      Design, Automation & Test in Europe (DATE'10)

      Pages: 993-996

    • Peer Reviewed
  • [Journal Article] Adaptive Cache-Line Size Management on 3D Integrated Microprocessors2009

    • Author(s)
      T.Ono, K.Inoue, K.Murakami
    • Journal Title

      International SOC Design Conference (ISOCC'09) (CD-R)

    • Peer Reviewed
  • [Journal Article] ALU-Array based Reconfigurable Accelerator for Energy Efficient Executions (Invited)2009

    • Author(s)
      K.Inoue, H.Noofi, F.Mehdipour, H.Noori, T.Hanada, K.Murakami
    • Journal Title

      International SOC Design Conference (ISOCC'09) (CD-R)

  • [Journal Article] Performance Balancing : Software-based On-chip Memory Management for Effective CMP ExecutionsAnalyzing the Impact of Data Prefetching on Chip MultiProcessors2009

    • Author(s)
      N.Fukumoto, K.Imazato, K.Inoue, K.Murakami
    • Journal Title

      Memory Performance Dealing with Applications, Systems, and Architecture (MEDEA'09)

      Pages: 28-34

    • Peer Reviewed
  • [Journal Article] 3次元積層が可能にする次世代マイクロプロセッサ・アーキテクチャ(招待)2009

    • Author(s)
      井上弘士
    • Journal Title

      エレクトロニクスにおけるマイクロ接合・実装技術」シンポジウム(MATE2010)

      Pages: 287-292

  • [Journal Article] Developing an Architecture for a Single-Flux Quantum Based Reconfigurable Accelerator2009

    • Author(s)
      F.Mehdipour, H.Honda, H.Kataoka, K.Inoue, K.Murakami
    • Journal Title

      IEICE Technical Report ICD2009-111

      Pages: 99-104

  • [Journal Article] 大規模再構成可能データパスにおける実行前処理削減方式の検討2009

    • Author(s)
      片岡広志, 本田宏明, FarhadMehdipour, 井上弘士, 村上和彰
    • Journal Title

      情報処理学会研究報告 2009-ARC-186(e-pub)

  • [Journal Article] 3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価2009

    • Author(s)
      橋口慎哉, 小野貴継, 井上弘士, 村上和彰
    • Journal Title

      情報処理学会研究報告 Vol.2009-ARC-183, No.16(e-pub)

  • [Journal Article] 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング2009

    • Author(s)
      今里賢一, 福本尚人, 井上弘士, 村上和彰
    • Journal Title

      情報処理学会研究報告 Vol.2009-ARC-183, No.16(e-pub)

  • [Presentation] SRAM/DRAM Hybrid Cache Architecture and Its Adaptive Optimization for 3D Integrated Microprocessors2010

    • Author(s)
      S.Hashiguchi, T.Ono, K.Inoue, K.Murakami
    • Organizer
      Poster Session, Fifteenth International Conference on Architectural Support for Programming Languages and Operating Systems
    • Place of Presentation
      米国(ピッツバーグ)
    • Year and Date
      20100300
  • [Presentation] High-Performance, Low-Energy Embedded Computing Platform with ALU-Array based Accelerator2010

    • Author(s)
      Takaaki Hanada, Shinya Ueno, Hamid Noofi, Farhad Mehdipour, Koji Inoue, Kazuaki Murakami
    • Organizer
      Poster Session : Designing for Embedded Parallel Computing Platforms : Architectures, Design Tools, and Applications
    • Place of Presentation
      ドイツ(ドレスデン)
    • Year and Date
      20100300

URL: 

Published: 2011-06-16   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi