2011 Fiscal Year Annual Research Report
製造ばらつきフリー高信頼多値VLSIの系統的設計法の構築
| Project/Area Number |
21700051
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
夏井 雅典 東北大学, 電気通信研究所, 助教 (10402661)
|
|---|
| Keywords | 回路設計技術 / 先端機能デバイス / 多値集積回路 / 計算機システム / 半導体超微細化 |
|---|
| Research Abstract |
・不揮発性デバイスを用いた高信頼VLSIの検討
MTJ(Magnetic Tunnel Junction:トンネル磁気抵抗)素子と呼ばれるデバイスを組み込んだ回路ブロック,およびデバイスのパラメータ制御によるバラつき補正技術を組み込んだ高信頼VLSIについて検討を行なった.MTJ素子はCMOSプロセスとの高い親和性を有する不揮発性新デバイスであり,一定値以上の電流を流すことで,磁化の状態に対応した2種類の抵抗値を取る.本素子を回路に組み込み,CMOSプロセスが有するばらつきを補正する機能を付加することで,設計段階における動作マージンの制約を緩めると同時に,ばらつきによる性能劣化を抑え,結果として高い性能の実現が可能となることを確認した.
・パラメータ最適化技術の検討
大規模回路に対して本技術を適用する際に必須となる,パラメータ最適化技術について検討を行なった.上記に基づくバラつき補正機能を組み込むことで,環境に応じて動作点の変更が可能なVLSIが実現可能となるが,回路が大規模化し,調整する必要のあるパラメータ数が増加すると,その広い探索空間から最適なパラメータの集合を見つけ出すことは次第に困難になる.この問題に対し,回路の入出力特性を元に,メタヒューリスティックな最適化アルゴリズムを適用することで準最適なパラメータ集合を探索する手法について検討を行った.提案したアルゴリズムを複数のMTJを内包する大規模回路モデルに適用し,提案手法を用いることでパラメータの最適化が可能であることを確認した.
|
