2010 Fiscal Year Annual Research Report
統計的モデリングに基づくチップマルチプロセッサの動的最適化に関する研究
| Project/Area Number |
21700054
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
佐々木 広 東京大学, 大学院・情報理工学系研究科, 特任助教 (20534605)
|
|---|
| Keywords | チップマルチプロセッサ / 動的最適化 / 動的電源電圧制御 / 計算機アーキテクチャ / ハードウェアカウンタ |
|---|
| Research Abstract |
本年度は、チップマルチプロセッサ(CMP)において複数のプロセスを同時に実行した際に共有資源へのアクセスが競合することによる性能およびその振る舞いを計測した。また、プロセッサのパラメータ(プロセッサのコア数、キャッシュサイズ、キャッシュやメインメモリのレイテンシなど)を様々に変更した場合や、実プロセッサにすでに実装されている動的電源電圧制御(DVFS)だけでなく、共有キャッシュのパーティショニングなどの実システムでは使用できないハードウェア制御においても測定した。共有資源の競合の問題は従来より用いられているDVFSによる省電力化の大きな障害となり、特に性能制約を持つアプリケーションでは最適なクロック周波数・電源電圧の値がアプリケーションの性質だけでなく、競合の状況に依存して変動してしまうため、最適化が非常に困難になる。そこで、複数の共有資源へのアクセスを協調制御することで競合の状況を調整し、その上でDVFSによって消費電力を削減する手法を提案した。まず共有資源への協調制御がCMPの消費電力に与える影響を、昨年度から行なっている統計的なモデル化手法から得られた知見を用いて、その実行をモデル化し数式で表わし、電力を最小化する協調制御を導出した。次に、モデルに基づいた協調制御手法を構築し、提案手法を評価した結果、従来の協調制御を用いない場合のDVFS手法に比べて、要求性能を維持しつつ、消費電力を削減可能なことが分かった。なお、本評価は昨年度開発した、CMP上でそれぞれのコアが独立に動的電源電圧制御を適用した際の性能および電力が評価可能なシミュレータを用いて行なった。
|
