2011 Fiscal Year Annual Research Report
リアルタイム依存解析による実用的な並列命令処理方式の構築
| Project/Area Number |
21700056
|
|---|
| Research Institution | Japan Advanced Institute of Science and Technology |
|---|
Principal Investigator |
佐藤 幸紀 北陸先端科学技術大学院大学, 情報社会基盤研究センター, 助教 (30452113)
|
|---|
| Keywords | データ依存解析 / リアルタイム依存解析 / ループ並列性 / 並列命令処理方式 / ランタイム並列化 / 実行時プロファイリング |
|---|
| Research Abstract |
平成23年度は、リアルタイムのメモリ依存検出手法の詳細設計と検出されるメモリ依存情報に基づくリアルタイムの並列性抽出手法への適応を視野に入れた評価を行った。アプリケーションのバイナリコードを実行するのに合わせてリアルタイムにメモリ依存を検出するために最後にメモリライトアクセスを行ったメモリアドレスを効率的に記録するデータ構造を開発し、メモリ依存を検出するためのオーバーヘッドを時間とメモリの面から評価した。SPEC CPU2006ベンチマークのRefデータセットを利用して評価を行った結果、現実的なメモリオーバーヘッドで実時間のうちにメモリ依存を検出できることが分かった。さらに、リアルタイムなメモリ依存情報に基づく結果から実用的な命令処理方式のモデルとしてどのようなものが考えられるかという考察を行った。この過程で、メモリ依存関係を効率的に表現するために、LCCT+M(Loop-Call Context Tree with Memory)形式を開発し、関数やループノード間のメモリを介したデータ依存をソースコードを読むことなしで理解できるようにした。また、関数やループノード間の並列性に加えて、ループ反復間に存在するループ並列性を解析できるようにループ反復をモニタする機能を追加することを行った。これらの結果、アプリケーションバイナリコードを実行する際にリアルタイムに依存を検出し、メモリ依存のない並列性を持つと考えられる部分を抽出できることが分かった。
以上のように、本研究の目的であったリアルタイム依存解析と実用的な並列命令処理の解析方式を開発するということは達成できた。平成23年度は本研究課題の最終年度であったため、これまでに開発した要素技術や得られた知見をまとめ、ACM主催の国際会議CF'11や国内の研究会において成果の報告を行い、これらの成果を発表した。
|
