2009 Fiscal Year Annual Research Report
3次元集積化システムオンチップのテスト手法に関する研究
| Project/Area Number |
21700059
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
米田 友和 Nara Institute of Science and Technology, 情報科学研究科, 助教 (20359871)
|
|---|
| Keywords | システムオンチップ / 三次元集積化 / テスト容易化設計 / テストアーキテクチャ |
|---|
| Research Abstract |
平成21年度は、三次元集積化システムオンチップに対する高品質かつ高速テストを実現するための要素技術として「複数の階層の同時テストに起因する問題」を明確化するために、(a) 各階層における熱の消失量の違い、(b) 三次元集積化システムオンチップ内の各コアのテストデータ量、テスト時間、消費電力および発熱の関係、に関する解析を行った。
その結果、三次元集積化システムオンチップでは、電力密度が高く熱の消失が困難であるため、テスト時の温度が従来の二次元集積化システムオンチップに比べ高温になるという知見が得られた。また、高温になるだけでなく、チップ内の階層やコアといった空間的な配置位置の違い、およびテスト時間の経過による温度差が大きいという知見が得られた。回路遅延は温度に依存するため、チップ内の温度ばらつきは遅延値のばらつきを意味し、遅延テストの品質低下を招く。そこで21年度は、三次元集積化システムオンチップに対する高品質遅延テストを実現するために、テスト時の最高温度および温度ばらつきの低減を目的とした温度均一化手法を提案した。この成果は、2010年電子情報通信学会主催のディペンダブルコンピューティング研究会で発表を行った。また、VLSIテストに関する国際会議である「IEEE VLSI Test Symposium」にて2010年4月に発表予定である。
また、三次元集積化システムオンチップに対するテストデータ量は膨大となり、それによってもテスト時間の増加、さらには発熱量の増加を招く。そこで、21年度は、少ないテストデータ量で高品質テストを実現するための、テストパターン選択法に関する研究も行った。この成果は、VLSIテストに関するワークショップである「Reliability Aware System Design and Test」で発表を行った。
|
Research Products
(3 results)
