処理速度の自由度を活かした非同期式回路の低消費エネルギー化に関する研究

2009 Fiscal Year Annual Research Report

• Project/Area Number: 21700062
• Research Institution: The University of Aizu
• Principal Investigator: 齋藤 寛 The University of Aizu, コンピュータ理工学部, 准教授 (50361671)
• Keywords: 非同期式回路 / 低消費エネルギー / 動作合成 / マイクロプロセッサ

Research Abstract

本研究では、処理速度の自由度を活かした束データ方式による非同期式回路の低消費エネルギー化を実現する。組み込みシステムにおける処理のほとんどは、プロセッサや専用回路で実行されるが、本研究では、束データ方式によるプロセッサや専用回路の両面で低消費エネルギー化を考慮する。束データ方式とは、非同期式回路の実装のひとつで、同期式回路と同じデータパス回路を専用の制御回路で制御する。レジスタへのデータの書き込みタイミングは遅延素子によって保証するため、レジスタ間のデータ処理時間は、クロックサイクルタイムのように一定ではなく、必要に応じた時間で動作する。そのため、ある時間制約を与えた時、同期式回路と比べ、演算の処理時間に自由度が生じる。この自由度を使って、低速で低消費電力な演算器を用いたり、供給電圧を低めに設定して、低消費エネルギー化を図る。
平成21年度当初の計画では、専用回路の低消費エネルギー化を中心に研究を行う予定だったが、今後の研究のための準備を中心に研究を行った。まず、C言語で記載されたアプリケーションの動作仕様、時間制約、リソースライブラリより、束データ方式による非同期式回路のRTL設計を合成し、東大VDECの支援の下、Synopsys社のDesign compilerとローム社の0.18umテクノロジを用いて論理合成し、性能、面積、消費電力を評価するフローを提案した。提案したフローを用いぐ簡単な専用回路を合成し、同期式回路のものと比較して低消費エネルギーということを実証した。また、opencore.orgよりAtmel社のAVRプロセッサのVerilogモデルをダウンロードし、束データ方式による非同期式回路に変換し、FPGAを対象にレイアウト設計までを行い、様々なベンチマークプログラムを走らせ、消費エネルギーを評価した。専用回路の時と同様、非同期式回路のほうが低消費エネルギーということを実証した。