2011 Fiscal Year Annual Research Report
処理速度の自由度を活かした非同期式回路の低消費エネルギー化に関する研究
| Project/Area Number |
21700062
|
|---|
| Research Institution | The University of Aizu |
|---|
Principal Investigator |
齋藤 寛 会津大学, コンピュータ理工学部, 准教授 (50361671)
|
|---|
| Keywords | 非同期式回路 / 低消費エネルギー / 動作合成 / プロセッサ |
|---|
| Research Abstract |
本研究では、処理速度の自由度を活かし、束データ方式による非同期式回路の低消費エネルギー化を実現する。組み込みシステムにおける処理のほとんどは、プロセッサや専用回路で実行されるが、本研究では、束データ方式による非同期式プロセッサや専用回路の両面で低消費エネルギー化を考慮する。束データ方式による非同期式回路では、レジスタへのデータの書き込みタイミングは遅延素子によって保証するため、レジスタ間のデータ処理時間は、クロックサイクルタイムのように一定ではなく、レジスタ間毎に設定された遅延素子に依存する。そのため、ある時間制約を与えて計算を行わせる時、同期式回路と比べ、演算の処理時間に自由度が生じる。この自由度をうまく活かせるように低速で低消費電力な演算器を利用し低消費エネルギー化を図る。
今年度は前年度までに設計した非同期式AVRプロセッサに関して、面積、性能、消費電力、消費エネルギーの評価を行い、同期式回路と比べ消費エネルギーが半分程度に済むことを示した。しかしながら、スループットの面で同期式AVRプロセッサに劣るため、非同期式制御モデルを再検討した。今後は、再設計及び再評価を行う予定である。
一方、専用回路に関しては、処理速度の自由度を活かした低消費エネルギー化手法を検討した。この手法は、まず最速の同期式回路、および非同期式回路のRegister Transfer Levelモデルを基に、与えられた時間制約の下、各演算における処理速度の自由度を計算する。次に、回路面積の削減が消費電力の削減に貢献するため、面積削減効率の高い演算器を低速なものに置き換わるよう最大遅延制約を緩めに設け再合成を行う。予備実験での効果を確認したので、今後は実装と評価を行う予定である。
|
