2009 Fiscal Year Annual Research Report
高速低電力動作再構成可能ロジックを有する高精度ホストベースIPSプロセッサの開発
| Project/Area Number |
21700064
|
|---|
| Research Institution | Hirosaki University |
|---|
Principal Investigator |
佐藤 友暁 Hirosaki University, 総合情報処理センター, 准教授 (00336992)
|
|---|
| Keywords | IPS / IDS / 低消費電力 / セキュアネットワーク / ファイアウォール |
|---|
| Research Abstract |
本研究の目的は,従来のIDS(Intrusion Detection System)およびIPS(Intrusion Prevention System)の問題点を解消し,ホストベースにおいてネットワークベースIPSの機能をロジックベースで処理が可能であり,モバイル機器においても適用可能なホストベースIPSプロセッサを開発することである。本研究の目的を達成するために以下について取り組んだ。
第一にネットワークベースIPSの機能をロジックベースで実現する際に不可欠である,ウェーブパイプライン方式に最適化させたLUT(Look up Table)の開発を行った。東京大学VDEC(VLSI Design and Education Center)を通じて提供される0.18umテクノロジを使用しゲートレベルでの開発が完了した。また遅延時間の調整手法として,配線方式とLUT内部の制御による方式を明らかにした。
第二に消費電力を削減させるためのファイアウォールユニットの開発を行った。ファイアウォールユニットは多数のシフトレジスタを必要とするが,本研究ではこのシフトレジスタをウェーブパイプライン手法によって,シフトレジスタを使用せずに実現した。また,ウェーブパイプライン手法の特徴を生かし,多重化に成功した。
第三に実装が必要な通信システムとモバイルプロセッサの調査および必要な回路の開発を行った。
第四に出張先において,HSPA(High Speed Packet Access)等によるモバイル通信システム,公衆無線LAN(Local Area Network),インターネットカフェ等のセキュリティ状況について調査を行った。
|
Research Products
(3 results)
