2009 Fiscal Year Annual Research Report
| Project/Area Number |
21710135
|
|---|
| Research Institution | Gunma University |
|---|
Principal Investigator |
イン ユウ Gunma University, 大学院・工学研究科, 助教 (10520124)
|
|---|
| Keywords | 不揮発メモリ / 相変化メモリ / 低消費電力 / 縮小化 / 電子線描画 / ナノワイヤ |
|---|
| Research Abstract |
本研究は、次世代メモリとして有望視されている相変化メモリの低消費電力化及び縮小化に伴う故障の解析とその対策を目的としている。本年度はメモリの低消費電力化と縮小化に係わる相変化ナノワイヤの作製方法を確立した。また、単純な相変化ナノワイヤ素子を試作し、ナノワイヤの品質をも評価した。
リフトオフというプロセスにより100nm厚さのSiO_2膜付きSi基板上にナノワイヤを試作し、走査電子顕微鏡(SEM)を用い評価した。この場合にはポジ型レジストであるZEP-520Aを選択した。最初に、ナノワイヤ作製に適切な露光量を決めるため、露光量が30～80μC/cm^2の範囲における10μC/cm^2刻みでナノワイヤを試作した。30μC/cm^2以下では露光量が足らず、ナノワイヤを形成できなかった。一方、50μC/cm^2以上では近接効果が強くなっていくとのことで中央部が癒着し両側部分が繋がってしまった。そこで、実験結果によると、露光量は40μC/cm^2が適切であることがわかった。次に、CADデータ上のライン幅20～60nmにおける描画パターンを評価した。30nm以上ではナノワイヤが作製できたが、近接効果の影響で20nm以下では作成できなかった。CADデータ上のライン幅30nmにおいて最も細く80nm幅のナノワイヤの作成できた。また、平行ナノパターンの作製にもできた。
露光量30μC/cm^2とCADデータ上のライン幅30nmとの適切な条件を用い単純な相変化メモリ素子を試作した。SEMを用い観察した結果、リフトオフによる作製したGeSbTb相変化ナノワイヤと基板との密着性がよく、品質的にも問題はなかった。さらに、250℃までアニール特性を調べた結果、作製直後ではアズデポ状態であり、アニール温度130℃までは高抵抗であるが、160℃から抵抗値が下がり始め、250℃までで5桁程度の抵抗値変化を確認した。この抵抗値変化は相変化膜そのものでの結晶化による変化と完全に一致している。そこで、高品質な相変化ナノワイヤの作製に成功した。
|
Research Products
(5 results)
