2010 Fiscal Year Annual Research Report
Project/Area Number |
21760019
|
Research Institution | National Institute of Advanced Industrial Science and Technology |
Principal Investigator |
内田 紀行 独立行政法人産業技術総合研究所, ナノ電子デバイス研究センター, 研究員 (60400636)
|
Keywords | ナノ材料 / 半導体超微細化 / 半導体物性 / 表面・界面物性 / 物性実験 |
Research Abstract |
本研究では、次世代ナノエレクトロニクスの材料として要求が高いグラフェンのような2次元的な原子層半導体を、現行のSiLSIプロセスへの適応図るために、Si系の材料で形成することを目標とする。今年度は、遷移金属を内包したSiケージクラスター(MSin)を単位構造とした、原子層シリサイド半導体の形成を行った。高分解能透過型電子顕微鏡による観察で、Si(100)-2x1表面にWSin(n~10)膜を形成し超高真空中で500℃の熱処理することで、Si基板/WSin膜界面においてエピタキシャル層(厚さ1-2nm)の形成が観測された。エピタキシャル層の格子面間隔は、Si基板と比較して100方向に約14%増大しており、Si格子面間にWが挟まれた構造であることを示唆している。電子エネルギー損失スペクトル(EELS)測定を行ない、プラズモンピークの解析を行ったところ、エピタキシャル層を含めたWSin膜から、バルクSiよりも3.4eV高エネルギーシフトすることが確認された。これは、EELSによるSi-L_<23>吸収スペクトル、X線光電子分光(XPS)と第一原理計算シミュレーションの結果と合わせると、WとSiの間のd-p混成によるバレンスバンド付近での状態密度変化に起因するものと考えられる。また、XPSによりエピタキシャル層の価電子帯エッジが、フェルミエネルギーより0.3eV低いところに観察され、Si表面上のWSin層がエネルギーギャップをもつ半導体であることが判明した。以上のように、Si表面上に堆積したWSin膜の界面において配列構造を形成することで、原子層半導体が形成可能であることを実証し、本研究の目的を達成することができた。
|