2009 Fiscal Year Annual Research Report
MOVPE選択再成長ソース領域によるIII-V族MOSFETの高駆動能力化
| Project/Area Number |
21760253
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
金澤 徹 Tokyo Institute of Technology, 大学院・理工学研究科, 助教 (40514922)
|
|---|
| Keywords | 電子デバイス・機器 / 半導体物性 / 結晶成長 / 半導体超微細化 / III-V族化合物半導体 |
|---|
| Research Abstract |
本研究は論理回路応用へむけたIII-V族高移動度チャネルMOSFETの高電流駆動能力化を目的として行われ、以下の成果を得た。
高電流動作に必要なキャリア注入能力向上とアクセス抵抗低減のためのソース領域の高濃度(>1×10^<19>cm^<-3>)ドーピングを実現するため、有機金属気相成長法による再成長ソースの形成を提案し、その作製を行った。この再成長ソース形成プロセスにおいてゲート電極下部への40nm以上の横方向埋め込みを確認し、アクセス抵抗低減のためのソース領域とゲート電極のオーバーラップが形成可能であることを示した。さらに再成長の供給ガス比率や温度制御条件を改善することにより、4×10^<19>cm^<-3>以上のキャリア濃度を有するソース領域の形成を確認した。
電子ビーム露光装置を用いて幅200nmの選択再成長用SiO_2ダミーゲートを作製することでゲート長150nmのサブミクロンチャネルを形成し再成長MOSFETのデバイス動作を確認した。その電流特性としてドレイン電流900mA/mm以上、最大伝達コンダクタンス500mS/mmを達成した。これらの値は今回ゲート絶縁膜がSiO_2 20nmと厚いことを考えると優れた駆動能力であり、III-V族チャネルの良好な電子伝導特性を示すことが出来た。
ゲート絶縁膜の高容量化・界面特性の改善のため原子層堆積法を用いた10nmのAl_2O_3高誘電率絶縁膜の堆積を試みた。再成長を行わないリセス型ソース・ドレインを有するデバイスの電流電圧測定において、20nmのSiO_2と比較して伝達コンダクタンスは約4倍に向上した。またゲート電極形成後に350℃でのアニールを行うことで界面準位が低減されることが明らかとなった。
|
