2010 Fiscal Year Annual Research Report
大規模アナログ・ディジタル混載回路のキャリブレーション技術に関する研究
| Project/Area Number |
21760264
|
|---|
| Research Institution | Keio University |
|---|
Principal Investigator |
石黒 仁揮 慶應義塾大学, 理工学部, 准教授 (80433738)
|
|---|
| Keywords | アナログディジタル混載回路 / モニター回路 / キャリブレーション / サンプリング回路 |
|---|
| Research Abstract |
本研究では、大規模アナログ・ディジタル混載回路においてアナログ回路の特性を補償するための技術の開発を行った。今年度は、昨年度、設計試作したアナログブロックの振幅・位相特性をモニターするための回路の評価を行うとともに、測定結果を基に仕様の見直しを行い、チップの再設計と試作を行った。また、キャリブレーションアルゴリズムを考案して、MATLABを用いたシミュレーションおよびFPGAボードを用いた実験システムの構築を行った。
チップ内に多数埋め込んで使用する用途向けを想定し、面積100um程度のサイズで設計試作した信号のモニター回路を評価して、2GHzの信号までサンプリング出来ることを確認した。また、位相分解能が目標値に達していなかったため、分解能を改善するための方法として2分探索的な手段で位相を補間する回路を考案してチップの再設計と試作を行った。本手法を用いると、小さな回路規模で高精度の位相信号を生成することが可能となる。
キャリブレーション方式として、モニター回路自体が持つ位相誤差等の情報をテーブルに保持し、モニター精度を挙げる方法を考案した。MATLABを用いて適当なバラツキを想定したモデルを構築し、キャリブレーションによって、必要となる精度を達成できることを確認した。さらに、ディジタル制御回路の部分をFPGAに実装して、試作したチップと組み合わせることで実機評価を行える環境を構築した。
|
