化合物半導体横方向ヘテロ接合の創成とその電子デバイスへの応用

2022 Fiscal Year Annual Research Report

• Project/Area Number: 21H01384
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 宮本 恭幸 東京工業大学, 工学院, 教授 (40209953)
• Co-Investigator(Kenkyū-buntansha): 福田 浩一 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (00586282) ; 菅原 聡 東京工業大学, 科学技術創成研究院, 准教授 (40282842) ; 後藤 高寛 東京工業大学, 工学院, 助教 (70827914) ; 荒井 昌和 宮崎大学, 工学部, 准教授 (90522003)
• Project Period (FY): 2021-04-01 – 2024-03-31
• Keywords: ナノシート / ヘテロ構造 / トンネルFE / ラテラルHBT / 低消費電力

Outline of Annual Research Achievements

1．ナノシートトンネルFETの基礎としてナノシートFETの作製をおこなった。過去の報告で電流特性が得られたものは、ナノシートの裏面には電極が形成されていなかったが、メタルALDによりチャネル全体をすべて囲んだ形状のメタルゲートでの形成を行えるようになり、その構造でのトランジスタ動作も確認したが、電流がとれておらず、移動度が低下していることが明らかになった。ALDによるTiNと通常のAu/Ni電極の間にスパッタによりタングステンを入れることで改善することを平面MOSFETで明らかにした。現在、ナノシートFETでの確認を行っているところである。
2．GaAsSbの再成長層をソースにし、チャネル層とその横方向で接触したトンネルFETを作製した。再成長において形成されるマスク上の多結晶はされたが、マスク高さを成膜厚さより厚くし、再成長後のマスク除去により削除でき、トランジスタ動作が確認された。トランジスタ特性においてはｐ形GaAsSbソース層によるアンバイポーラ的な動作特性を確認した。
3.CBipolar回路の基礎となるラテラルHBTについて、特に特性を決めると考えられるpnpラテラルHBTについて、デバイスシミュレーションおよびそれに基づいた回路シミュレーションを行った。デバイスシミュレーションとしては、電流利得190と最大電流密度として11mA/um2を400mVという低い電源電圧で確認し、またpnpトランジスタを正負を入替えた特性のnpnトランジスタを用いてCBipolar回路シミュレーションを行い300mVという低い電源電圧でも4psという高速動作が得られることを示した。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

ナノシートFETについては、予定よりも若干遅れているが、これは用いていた電子線露光装置のステージコントローラが故障して動かなかったことに一因がある。ただし、故障の修理が3月に終わり、あとはナノシートFETについての作製を行えば、所望の結果が出るはずである。
GaAsSb-InGaAs界面を持つデバイスについては、2022年度でトンネルFETを作成し、その動作までを確認した。これは、ナノシートFETの確立が遅れたことから順番を飛ばしてトンネルFEＴを作製したものであり、2022年度当初の予定よりも早くなっている。
またCBipolarの基礎となるラテラルHBTについては、今年度シミュレーションを行い、年度当初の計画どおりで進んでいる。

Strategy for Future Research Activity

当初の目標の一つであるナノシートトンネルFETについては、2023年度に予定通り作成予定である。
一方、ラテラルHBTについては、デバイス・回路シミュレーションの結果から、消費電力を下げるためには、ポスト構造としてベース層の上に形成する外部ベース層の高さ・ドーピング濃度と電流利得に強い相関があることが明らかになり、この構造についてのプロセスの検討をまずは行う必要がある。