2022 Fiscal Year Annual Research Report
Grading of silicon isotope thin films using localized hydrogen functionalities for quantum computing
Project/Area Number |
21H01808
|
Research Institution | Nagoya University |
Principal Investigator |
宮本 聡 名古屋大学, 工学研究科, 特任講師 (70709097)
|
Project Period (FY) |
2021-04-01 – 2024-03-31
|
Keywords | 同位体工学 / シリコン / 局在水素 / 量子計算 |
Outline of Annual Research Achievements |
本研究では、大規模量子計算に利用するシリコン同位体薄膜の高品質化と高性能化を目指し、局在水素機能を利用して効率的な歪み緩和と極限的な界面傾斜抑制を同時達成する。シリコン量子ビットにおける制御性を決めるバレー分離を、同位体薄膜の界面制御により理論スケーリング限界に引き上げることを目指す。このために、今年度は下記の2点に注力して研究を行った。 1点目は、局在水素の構造学的な分析手法における拡張と検証である。クラスター欠陥による結晶内部の格子変位から生じる電子波干渉を基にして新たな傾斜角度分布の解析手法を構築した。また水素質量分析に対して分光学的手法を拡張した昇温脱離分析法を新たに考案し、水素プロセス挙動のハイスループット実験に適用した。シリコン同位体と重水素を同時援用した3次元アトムプローブ実験については、二次イオン質量分析結果においても同様にシリコン・水素同位体の質量干渉の抑制効果が観察され、両者の比較による構造スケーリングを基にした水素局在状態の面方位の精密評価、測定バックグランドの抑制、水素複合体を含む水素閾値濃度の測定が可能となった。 2点目は、同位体薄膜のバレー分離計測、及び電気的雑音を評価するデバイス構造の設計、プロセス検討、測定系整備である。極低温・強磁場環境における量子ホール状態を通してバレー分離を計測した結果、同様の試料構造に実装されたシリコン量子ビットで測定される値と同等の値が得られ、同位体薄膜の性能指標として利用可能であることが分かった。並行して局所的な電気雑音測定が可能となる汎用ゲート構造を新たに設計し、良質なゲート酸化膜の堆積方法を再検討した。高感度、高速雑音測定については分布定数回路を基本として回路設計、試作を繰り返し、必要となる高周波帯での良好な共振特性が得られた。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
各要素技術の精緻化が進み、局在水素機能を量子計算グレード化に利用する道筋と課題が明らかになりつつあるため。
|
Strategy for Future Research Activity |
原子レベルの転位欠陥からクラスター化した局在水素までを扱える結晶傾斜角イメージングのマルチスケール化を推し進め、水素導入に伴う転位欠陥の局所構造解析から原子ステップの抑制プロセスを構築する。また分光学的な手法で高感度化した局所水素検出を基に、水素導入脱離に対する効率的プロセスのハイスループット探索を進め、局在水素による結晶欠陥工学の指導原理を構築する。量子計算基板において局在水素を機能利用することで同位体ヘテロ界面の制御と、それによるバレー分離の理論限界達成を目的とし、界面傾斜の構造学的解析と量子電子物性に与える影響を調査する。 水素とシリコンの同位体を援用した3次元アトムプローブ実験では、同位体精製した存在比を基にして残された水素とシリコンの質量干渉効果に対して複合体分離解析を適用し、さらに時空間相関分析を取り入れることで局在水素の定量評価と閾値濃度の精密決定を行う。またクラスター化した局在水素の面方位とその選択性についても実験と理論の両面から検証を行う。 デバイス作製プロセスについては今年度得られた知見を基に更なる精緻化を進め、汎用ゲートデバイス構造における局所電子密度の計算と、それを基にした測定デバイス構造の最適化と試作を行う。また今年度設計した高周波回路は増幅器と共に低温測定系に実装し、シリコン同位体薄膜の新たな性能評価指針となる高感度・高速雑音測定へと展開する。
|