2021 Fiscal Year Annual Research Report
アナログ回路を用いたイジングアニーラの3次ハミルトニアンへの拡張
| Project/Area Number |
21H04328
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
吉川 浩 北海道大学, 事務局, 特定専門職
|
|---|
| Project Period (FY) |
2021-04-01 – 2022-03-31
|
| Keywords | アナログ回路 / 最適化問題 / イジングモデル |
|---|
| Outline of Annual Research Achievements |
本研究の目的は、2次方程式で表される最適化問題をアナログ回路を利用して解く機構（昨年度までの研究成果）を3次以上の方程式を扱えるように拡張すること、基本論理ゲート(AND/OR/NOT)を扱えるようにすること、それにより任意の論理関数を扱えるようにすること、および述語論理への応用を可能にすることであった。アナログ回路を用いるのは、回路の定数や構成によってアナログ電圧が自然に決定される原理を最適化問題の局所解探索に利用することで効率よく問題を解けるようになると考えているからである。最終的には、扱える問題範囲を広げて従来の計算機では苦手とする問題を効率よく解ける新たな計算手法を開発することを目指している。
今年度の計画ではスイッチ素子（アナログスイッチ，３ステートバッファ）を用いてアナログ回路の配線を切り替える方法での拡張を考えていたが、回路構成を検討した結果スイッチ素子を使わず排他的論理和（XOR）の結果をアナログコンパレータに入力するシンプルな構造に行き着き、XOR の計算に FPGA を用いることで配線の大幅な軽減も実現した。出来上がった回路は目標の3次式だけでなく更に高い任意の次数を扱える汎用性の高いものとなった。
また実証実験として、述語論理式から加算器を表す方程式を手作業で作成し、その式から4ビット2入力の加算器を作成し動作を確認した。この実験では入力値に対して和が正しく求まることの他に、入出力の役割を反転させて和を与えてそれを満たす２数がランダムに求められることも確認した。
最後に今後の課題として、述語論理式から問題の方程式を作成する系統だった手法（アルゴリズム）の開発と確定節へ拡大する研究を予定している。今年度予定していた乗算器を作成して因数分解を行う実験は配線が極端に増える（組み合わせ爆発する）ことが分かり断念した。配線本数を軽減する手法の開発が必要と考えている。
|
Research Products
(2 results)
