2023 Fiscal Year Annual Research Report
Development of vertical HEMT-type devices using Si-Ge core-shell heterojunction nanowires
| Project/Area Number |
21H04642
|
|---|
| Research Institution | National Institute for Materials Science |
|---|
Principal Investigator |
深田 直樹 国立研究開発法人物質・材料研究機構, ナノアーキテクトニクス材料研究センター, 副センター長 (90302207)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
J. Wipakorn 国立研究開発法人物質・材料研究機構, ナノアーキテクトニクス材料研究センター, 主任研究員 (40748216)
宮崎 剛 国立研究開発法人物質・材料研究機構, ナノアーキテクトニクス材料研究センター, グループリーダー (50354147)
本久 順一 北海道大学, 情報科学研究院, 教授 (60212263)
冨岡 克広 北海道大学, 情報科学研究院, 准教授 (60519411)
松村 亮 国立研究開発法人物質・材料研究機構, ナノアーキテクトニクス材料研究センター, 主任研究員 (90806358)
|
|---|
| Project Period (FY) |
2021-04-05 – 2025-03-31
|
| Keywords | ナノワイヤ / シリコン / ゲルマニウム / トランジスタ |
|---|
| Outline of Annual Research Achievements |
現行の平面型金属・酸化膜・半導体電界効果型トランジスタ（MOSFET）では、微細化した回路素子からのリーク電流による発熱が大きくなるため、従来のスケール則に従った微細化だけでは素子の性能向上に限界が指摘されている。本研究では、IV族半導体Si、Ge、新規高移動度材料として注目されているGeSnから形成される特殊なコアシェルヘテロ接合により高電子移動度型トランジスタ（HEMT）構造を１次元ナノワイヤ内部に形成することで
、次世代トランジスタの微細化限界・低消費電力化の課題を解決し、ナノ構造でも不純物散乱のない高移動度デバイスを実現する。
本年度は、コア領域をi-Geナノワイヤに、シェルをｐ-Siにした逆構造のコアシェルナノワイヤの形成制御を行った。トップダウン手法によるGeナノワイヤの形成に関してはこれまでに報告例はなく、Boschエッチングの条件最適化から行った。更に、表面ダメージ層の除去と直径縮小化を両立するエッチング条件を確立し、最終的にサイズと配列の制御されたi-Ge/p-Siコアシェルナノワイヤの形成を実現した。i-Ge/p-Siコアシェルナノワイヤをラマン分光により詳細に調べた結果、i-Geコア領域へのホールガス蓄積を実証できた。更に、形成されたi-Ge/p-Siコアシェルナノワイヤの縦型デバイス化のためのプロセス実験を開始した。トランジスタ特性の評価のために、縦型構造を取るi-Ge/p-Siコアシェルナノワイヤへのソース、ドレイン領域の形成およびナノワイヤ表面へのゲート絶縁膜とゲート電極形成のためのプロセスの確立を進めている。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度の研究計画としては逆構造のi-Ge/p-Siコアシェルナノワイヤの形成制御を確立できており、i-Geコア領域へのホールガス蓄積を実証できている。本構造はナノワイヤを利用したHEMTデバイス実現の上で重要な成果である。更に、p-Si/i-Geおよびi-Ge/p-SiコアシェルナノワイヤにおけるナノワイヤFET形成のためのプロセスおよび大規模第一原理計算によるコアシェルナノワイヤモデルの構築の準備も順調に進んでいる。
|
| Strategy for Future Research Activity |
本年度は、電子ビームリソグラフィにより金属マスクパターンの形成を行い、反応性イオンエッチングであるBoschエッチング手法を組み合わせたトップダウン手法でのi(intrinsic)-Geナノワイヤアレイの形成を行う。形成されたi-Geナノワイヤの表面にｐ-Siシェルを形成する。その後、表面に1nm程度の酸化膜を形成後、High-k絶縁膜および金属ゲート絶縁膜を形成し、トランジスタ構造を形成する。極薄酸化膜およびHigh-k絶縁膜の状態に関してはXPSを利用して詳細に調べる。形成されたトランジスタデバイスに関して、トランジスタ特性を評価する。更に、大規模第一原理計算では、高移動度化を実現するための構造最適化のための計算、ナノワイヤ構造中でのドーパント不純物の特性等を計算し、ナノワイヤの形成実験にフィードバックする。以上により、コアシェルナノワイヤからなる新規トランジスタデバイスの性能に繋げる。得られた成果を取りまとめて、国内外での学会での発表及び論文投稿を行う。
|
