2022 Fiscal Year Annual Research Report
Materials Science and Device Physics in SiC toward Robust Electronics
| Project/Area Number |
21H05003
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
木本 恒暢 京都大学, 工学研究科, 教授 (80225078)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
金子 光顕 京都大学, 工学研究科, 助教 (60842896)
田中 一 大阪大学, 大学院工学研究科, 助教 (40853346)
|
|---|
| Project Period (FY) |
2021-07-05 – 2026-03-31
|
| Keywords | 炭化珪素 / MOS界面 / MOSFET / 絶縁破壊 / パワーデバイス / 高温動作デバイス |
|---|
| Outline of Annual Research Achievements |
本研究では、低損失パワーデバイスおよび高温動作集積回路の実現に向けてSiC半導体に関する学理革新と深化を目指しており、本年度に得られた主な成果は以下の通りである。
1) SiC MOS界面物性の解明に関しては、研究代表者が提案した酸化抑制プロセスによりトレンチ側壁面（(11-20), (1-100)面）上のMOS構造を作製・評価したところ、伝導帯端近傍で約5E10cm-2eV-1 という極めて低い界面準位密度が得られることを見出した。
2) SiCのnチャネルMOSFETの高性能化に関しては、新規の酸化抑制プロセスを活用することにより、トレンチ側壁面の高濃度p型ボディ上で130cm2/Vs以上という高い移動度を達成した。また、様々な素子でMOS-Hall効果測定を行い、電子移動度と界面準位捕獲電子密度に関する体系的なデータを取得した。
3) SiCのpチャネルMOSFETにおいて比較的高いチャネル移動度が得られる原因を実験と理論により解析し、価電子帯端近傍の界面準位密度が比較的低いだけでなく、pチャネルMOSFETの方がnチャネルMOSFETに比べて通電時の表面フェルミ準位がバンド端から離れており（有効質量の違い）、キャリア捕獲の影響が小さいからであることを明らかにした。
4) SiCの高電界物性に関しては、<0001>方向の電子の衝突イオン化係数が異常に小さいことを見出し、SiC特有のバンド構造を考慮したフルバンドのモンテカルロシミュレーションによって、その原因を明らかにした。
5) 様々なドナー密度を有するSiCショットキー障壁ダイオードを作製し、実測特性を理論計算結果と比較検討した。ドナー密度が2E18cm-3以上では、実測した順方向・逆方向特性ともにショットキー障壁を介したトンネル電流により定量的に説明できることを示した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
5つの課題全てにおいて、当初に計画した結果を得ている。一部の課題では予想を上回る成果が得られるなど、順調に進展している。以下に課題毎の達成度を述べる。
1) 高品質SiC MOS界面の電子物性に関しては、提案する酸化抑制プロセスにより形成したSiO2/SiCの界面準位密度のエネルギー分布を複数の手法により決定し、従来プロセスに対する顕著な優位性を示した。特に実用上重要な(11-20)、(1-100)面上のMOS構造ではSiO2/Si系に匹敵する低い界面準位密度を得た。界面構造の物理・化学分析も進めている。
2) nチャネルSiC MOSFETの高性能化に関しては、酸化抑制プロセスを適用することにより、実用上重要な高濃度ドープp型ボディを有する(11-20)、(1-100)面MOSFETで約10倍の移動度向上を達成するなど、予想を上回る成果を得た。MOS-Hall効果測定と反転層内の電子輸送機構の理論計算も着実に進めている。
3) pチャネルSiC MOSFETに関しては、初めてチャネル移動度のボディ領域ドナー密度依存性、実効垂直電界依存性に関する体系的なデータを取得すると共に、nチャネルMOSFETとの相違点を明らかにし、これを半導体物理に立ち戻った解析により説明した。
4) SiCの高電界電子物性に関しては、電子の衝突イオン化係数の異方性の発見と理論解析を初めて行った点が特筆される。本研究後半の課題となるドリフト速度決定用の素子設計もほぼ完了している。
5) SiC接合の高電界特性に関しては、pn接合およびn型ショットキー障壁におけるトンネル電流の寄与を理論的に明らかにし、実験結果を数桁に亘って再現できることを示した。特にショットキー障壁の研究を前倒しで着手し、直接トンネル電流およびトラップ支援トンネル電流が支配的であることを明らかにするなど、当初の予定を上回る成果を得ている。
|
| Strategy for Future Research Activity |
SiC nチャネルMOSFETの高性能化については予想を上回る移動度向上を達成したので、今後はMOSFET特性を予測する物理モデル構築に注力する。この研究課題はMOS-Hall効果測定による実験研究と、反転層内キャリアの電子状態と散乱過程を考慮した計算研究からなる。SiC MOSFFETではゲート電圧を大きくすると表面フェルミ準位が上昇し、界面準位に捕獲されるキャリア数が急激に増大するので、クーロン散乱源の密度が酸化膜形成プロセスだけでなくゲート電圧にも強く依存することに注意しながら解析する必要がある。界面準位密度のエネルギー分布(酸化膜形成プロセスで決まる)が与えられれば、各ゲート電圧に対する自由キャリア密度、キャリア移動度、捕獲キャリア密度が求まり、MOSFET特性を予測できる物理モデルを構築する。
SiC pチャネルMOSFETに関しては、SiC(11-20)、(1-100)面上に作製したMOSFETの解析を進め、高いチャネル移動度を実証する。並行してpチャネルMOSFETのHall効果測定を行い、反転層内の正孔の散乱過程を明らかにする。また、SiC(0001)基板を用いてプレーナ型CMOSを設計・作製し、短チャネル化による高性能化を検討する。
SiCの高電界電子物性に関しては、今後は衝突イオン化係数の温度依存性(低温～高温)を明らかにする。また、高電界下における電子および正孔のドリフト速度の決定に取り組む。SiCでは従来の半導体に比べて約一桁高い電界まで測定する必要があり、測定素子の構造と計測手法に工夫が必要である。
SiC pn接合の高電界特性については概ね当初の目標を達成したので、本研究後半ではショットキー障壁の高電界特性に注力する。n型ショットキー障壁については目途が立ってきたので、p型ショットキー障壁におけるトンネル電流の実測と定式化を行う。
|
