2021 Fiscal Year Annual Research Report
Investigation of novel multi-level non-volatile memory devices using ferroelectric hafnium oxide based materials for artificial synapse devises
| Project/Area Number |
21J01667
|
|---|
| Research Institution | National Institute of Advanced Industrial Science and Technology |
|---|
Principal Investigator |
女屋 崇 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 特別研究員(PD)
|
|---|
| Project Period (FY) |
2021-04-28 – 2024-03-31
|
| Keywords | 強誘電体トランジスタ / 原子層堆積法 / ハフニウムジルコニウム酸化膜 / ハフニア / ジルコニア / 強誘電体 / 低温形成 / 金属/強誘電体/半導体 |
|---|
| Outline of Annual Research Achievements |
HfxZr1-xO2 (HZO)膜を強誘電体膜として用いた強誘電体ゲートトランジスタ (FeFET)の作製に向けて、まず、(a) HZO/Si界面に形成されるSiO2界面層の形成過程を調べた。次に、(b) ZrO2核生成層の導入によりSiO2界面層の成長に寄与するプロセス温度の低温化を実現することで、SiO2界面層の膜厚を極限まで抑制した金属/強誘電体/半導体 (MFS)構造の作製を試みた。
まず、(a) FeFETの作製過程においてHZO/Si界面にSiO2界面層が形成され、結果として残留分極値の低下や信頼性の劣化に繋がることが知られている。そこで、FeFETの基本構造である金属/強誘電体/半導体 (MFS)構造を作製して、原子層堆積 (ALD)法によるHZO膜の成膜温度及び熱処理温度がSiO2界面層の形成に及ぼす影響を調べた。その結果、SiO2界面層はプロセスの温度に依存して成長することがわかった。また、プロセス温度を300°C以下に抑えることによって、SiO2界面層の形成を極限まで抑制したMFS構造を作製できることが分かった。一方で、300°Cの低温プロセスではHZO膜の大部分がアモルファス構造であり、十分な強誘電性は得られなかった。
そこで、(b) HZO膜の結晶構造制御及び強誘電性の向上に寄与するZrO2膜を用いることで、300°CプロセスでのHZO膜の結晶化を試みた。ZrO2核生成層なしのTiN/HZO/Si MFSキャパシタは、300°Cの低温プロセスでは十分に結晶化したHZO膜が得られず、小さな残留分極値を示したのに対して、ZrO2核生成層を挿入したTiN/ZrO2/HZO/Si MFSキャパシタは、HZO膜の全体が結晶化し、強誘電相である直方晶相が支配的な結晶構造を形成した。また、結果としてZrO2核生成層なしの場合と比べて飛躍的に大きな残留分極値を実現した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本研究では、人工知能 (AI)実現へ向けたキーテクノロジーの一つであるニューロモーフィックコンピューティングに着目し、その構成要素である人工シナプス素子へ向けた高性能不揮発性多値メモリとして動作可能な強誘電体ゲートトランジスタ (FeFET)の実現を目指している。
本年度は、この目標の達成へ向けて、まず、残留分極値の低下や信頼性の劣化に繋がるHfxZr1-xO2 (HZO)膜とSi基板の界面に形成されるSiO2界面層の形成過程を調べることで、SiO2界面層の膜厚を極限まで抑制したプロセス条件を見出した。また、HZO膜の結晶構造制御及び強誘電性の向上に寄与するZrO2膜を用いることで、300°CプロセスでのHZO膜の結晶化を実現し、SiO2界面層の成長を抑制しつつ良好な強誘電性を有する金属/強誘電体/半導体 (MFS)キャパシタを作製することに成功した。
これらは、これから取り組むFeFETを作製する上で基礎となる重要な成果であることから、本研究の目的達成へ向けておおむね順調に進展していると考えている。また、以上の成果は、学術論文だけでなく、国際・国内会議で積極的に報告した。
|
| Strategy for Future Research Activity |
これまでの成果を基に、デバイスサイズやプロセス条件を最適化しながらSiO2界面層の膜厚を極限まで抑制した強誘電体ゲートトランジスタ (FeFET)の作製に取り組む。更に、デバイス構造が異なる強誘電体ゲート薄膜トランジスタ (FeTFT)の作製にも取り組む。ここで、FeTFTを動作させるための最適な条件(電極材料、酸化物半導体チャネル材料、強誘電体膜厚、熱処理条件、デバイスサイズ等)を探索する。また、HfO2系強誘電体膜の実用化へ向けた大きな課題点である分極疲労や書き換え回数の向上を目的として、HZO膜と接する異種材料との界面の化学結合状態を詳細に評価する。
作製したFeFET及びFeTFTの物理及び電気特性は、人工シナプス素子へ要求されている条件に基づいて評価し、得られた結果及び課題をデバイス作製プロセスへフィードバックすることで、高性能不揮発性多値メモリとして動作するデバイスを実現させる。また、FeFET及びFeTFTの各種特性を比較して、目的達成へ向けて最適なデバイス構造を検討する。
上記のデバイス作製及び物理・電気特性評価の一部は、産業技術総合研究所及び物質・材料研究機構内の共用研究施設にて実施する。また、強誘電体膜の詳細な結晶構造評価及び異種界面との化学結合状態の評価は、大型放射光施設であるSPring-8にて実施する。
|
-
-
-
-
-
-
-
[Presentation] 強誘電性の向上へ向けたTiN/HfxZr1－xO2界面のTiOxNy層の重要性2022
Author(s)
女屋 崇, 生田目 俊秀, 長田 貴弘, 上田 茂典, Y. C. Jung, H. Hernandez-Arriaga, J. Mohan, J. Kim, C.-Y. Nam, E. H. R. Tsai, 太田 裕之, 森田 行則
Organizer
電子デバイス界面テクノロジー研究会 －材料・プロセス・デバイス特性の物理－ (第27回研究会)
-
-
-
-
-
-
[Presentation] Study of HfO2-based High-k gate Insulators for GaN Power Device2021
Author(s)
T. Nabatame, E. Maeda, M. Inoue, M. Hirose, R. Ochi, T. Sawada, Y. Irokawa, T. Hashizume, K. Shiozaki, T. Onaya, K. Tsukagoshi, and Y. Koide
Organizer
240th ECS Meeting
Int'l Joint Research
-
-
