2021 Fiscal Year Annual Research Report
超電導回路を用いたスケーラブルな量子誤り訂正手法の研究
| Project/Area Number |
21J10882
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
上野 洋典 東京大学, 情報理工学系研究科, 特別研究員(DC2)
|
|---|
| Project Period (FY) |
2021-04-28 – 2023-03-31
|
| Keywords | 量子計算機 / 量子誤り訂正 / SFQ回路 |
|---|
| Outline of Annual Research Achievements |
本研究は超電導量子ビットを用いた誤り耐性量子計算機の実現に向け、超電導古典回路の一種であるSingle Flux Quantum (SFQ) 回路を用いて極低温環境で量子誤り訂正を行う手法の開発を目的とする。特に①SFQ回路で効率的に動作する誤り訂正アルゴリズムの開発、②そのアルゴリズムを効率的に実行するSFQ回路の作成、③およびHPC技術を用いて量子計算機のエラー訂正性能を効率的に評価するシミュレーション環境の開発を行う。本年度は①量子誤り訂正手法の開発および②それを実行するSFQ回路の作成について、それぞれ進展があった。
申請者は採用の前年度からSFQ回路で効率的に動作する量子誤り訂正アルゴリズムのプロトタイプを開発していた。そのアルゴリズムおよび近年提案されている量子誤り訂正アルゴリズムの多くは単一の論理量子ビットの誤り訂正のみ、つまり量子情報の保持のみを対象としており、保護された論理情報同士の相互作用、すなわち論理演算の誤り訂正は対象としていない。そこで、本年度は前述のプロトタイプを拡張することで、任意の論理演算の誤り訂正を可能とする量子誤り訂正アルゴリズムを提案した。さらに、拡張したアルゴリズムを実行するSFQ回路を設計し、その実行時間及び消費電力についての評価を行った。これにより提案手法は任意の論理演算について高速に誤り訂正を行う能力を持ち、かつ極低温環境で動作するのに十分な低消費電力性を兼ね備えていることがわかった。この結果をコンピュータアーキテクチャ分野のトップカンファレンスの一つであるInternational Symposium on High Performance Computer Architecture (HPCA) に投稿し、採択された。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
研究課題において、超電導量子ビットを用いた誤り耐性量子計算機の実現に向け、超電導古典回路の一種であるSingle Flux Quantum (SFQ) 回路を用いて極低温環境で量子誤り訂正を行う手法の開発に取り組んでいる。本年度は特に、誤り耐性のある量子情報同士の相互作用、つまり論理演算を対象とする誤り訂正アルゴリズムの開発、およびそのアルゴリズムを効率的に実行するSFQ回路の設計に取り組んだ。
自身が前年度までに提案していたものを含む従来の量子誤り訂正手法は、単一の論理量子ビットを対象としたものが多く、量子情報を保持することしかできなかった。本年度の成果は保護された量子情報同士の論理演算を対象とする誤り訂正アルゴリズム、およびそれに基づく誤り訂正機構の実装であり、この成果をまとめた論文がコンピュータアーキテクチャ分野のトップカンファレンスであるInternational Symposium on High Performance Computer Architecture（HPCA）に採択され、国際的にも高く評価されている。
本年度の研究成果は、古典コンピュータアーキテクチャの観点から量子コンピューティングの実用化へ大きく寄与する、重要な研究である。
以上のことから、本研究は当初の計画以上に進展していると考えられる。
|
| Strategy for Future Research Activity |
2021年度までに提案した量子誤り訂正アルゴリズムを2値化ニューラルネットワークを組み合わせることで、従来のアルゴリズムの高速・低消費電力性を維持しつつ、量子誤り訂正性能の高いアルゴリズムを開発する。また、量子計算機の実デバイスを想定した場合にデバイスごとのエラーの偏りも含めてニューラルネットワークに学習させることで、デバイスごとに特化した高性能な誤り訂正アルゴリズムの実現およびそれに基づく復号器の設計を目指す。
また、2022年5月より、日本学術振興会若手研究者海外挑戦プログラムの支援のもとミュンヘン工科大学に留学し、High performance computing (HPC) 技術を用いた量子計算機のエラー訂正性能を効率的に評価するシミュレーション環境の開発に取り組む。特に、2021年度に提案した誤り訂正アルゴリズムが対象とする格子手術と呼ばれる論理演算手法を高速にシミュレートし、論理誤り率を含む性能評価を行う環境を構築する。これにより、HPC技術に基づいて誤り耐性量子計算機の実現に寄与することを目指す。
|
Research Products
(7 results)
