2021 Fiscal Year Research-status Report
Analog Digital Mixed-Signal Integrated Circuit Architecture based on Integer Theory
Project/Area Number |
21K04190
|
Research Institution | Gunma University |
Principal Investigator |
小林 春夫 群馬大学, 大学院理工学府, 教授 (20292625)
|
Co-Investigator(Kenkyū-buntansha) |
桑名 杏奈 群馬大学, 大学院理工学府, 助教 (00624628)
|
Project Period (FY) |
2021-04-01 – 2024-03-31
|
Keywords | アナログ回路 / デジタル回路 / 集積回路 / 整数論 / 古典数学 / AD変換器 / DA変換器 / 時間デジタイザ回路 |
Outline of Annual Research Achievements |
(1) 高周波波形の等価時間サンプリング技術で被測定信号波形の繰り返し周波数とサンプリングクロック周期の関係を貴金属比にすることで波形抜け現象が回避でき、効率的波形取得ができることを示した。入力信号およびサンプリングクロック信号が制御できる環境下で行われる、アナログLSI試験技術に応用できる。(2) 時間デジタイザ回路のヒストグラム法による非線形性の補正に、2つのクロックの周波数を貴金属比にすることで精度の高い補正が達成できることを示した。(3) AD変換器の線形性のヒストグラム法による試験で、入力正弦波の周波数とクロック周波数の関係が貴金属比になることで少ない点数で高精度試験ができることを示した。(4) 未知周波数の高周波入力信号をヒルベルトフィルタを通しいくつかの低い周波数(これらは互いに素)でサンプリングし、複素FFTを実行することで剰余周波数を得て、これらから入力信号の周波数を推定する”剰余サンプリング技術”を提案し、LSI試験技術への応用を検討した。サンプリング回路が低速サンプリングでよいので回路実現しやすい。(5) 高速・低消費電力・小規模回路で実現できるグレイコード出力の電荷モード折り返し補間型AD変換器を考案・設計し、マルチビットΔΣAD変換器およびパイプラインAD変換器の内部に用いることを検討した。(6) 多角数定理および素数のゴールドバッファ予想に基づくDA変換器の構成を検討し、デコーダ回路も含めた全体回路設計を行いシミュレーションでの動作確認を行った。(7) オイラーナイトツアーに基づくユナリDA変換器の単位セル選択アルゴリズムを検討し、ミスマッチの非線形性への影響が低減できることをシミュレーションにて検証した。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
いくつもの研究成果が順調に出て、多数の論文発表/国際学会発表/国内学会発表を行えた。産業界からも関心をもってもらえ実際への応用も検討しはじめている。
|
Strategy for Future Research Activity |
(i) ユナリDA変換器では単位セル間の特性ミスマッチがDA変換器全体の非線形性を引き起こす。その問題とくにレイアウトに依存したシステマテックミスマッチの問題を軽減するため単位セルの選択順番を動的に変更するダイナミックエレメントマッチング技術を、そのデコーダ回路の実現しやすさを考慮して開発する。特にすでに基本構想をもっているDA変換器の仮想3次元レイアウトを用いたダイナミックエレメントマッチング技術を開発し、シミュレーションで検証する。 (ii) フィボナッチ数列を利用した黄金比サンプリング技術を検討してきたが、別の観点からトリボナッチ数列、テトラナッチ数列を利用したサンプリング技術を検討する。 (iii)すでに構想を持っている(i), (ii) に加え、さらに整数論を調べ新しい回路構成の導出をおこなっていく。
|
Causes of Carryover |
コロナ禍のため海外出張・国内出張に行けなかったため出張費がかからなかった。 いくつかの国際会議に参加発表予定であったが、関係している国際会議はすべてオンラインになり、このため参加費が大幅にデスカウントされた。 主にこれらの費用が大幅に圧縮できたため、予定より費用がかからなかった。
|
-
[Journal Article] Charge Domain Folding ADC for Multi-bit ΔΣ AD Modulator2022
Author(s)
Xiongyan Li, Tianrui Feng, Lengkhang Nengvang, Haijun Lin, Shogo Katayama, Jianglin Wei, Anna Kuwana, Kazufumi Naganuma, Kiyoshi Sasai, Junichi Saito, Katsuaki Morishita, Haruo Kobayashi
-
Journal Title
Journal of Technology and Social Science
Volume: 2
Pages: 27-37
Peer Reviewed / Open Access / Int'l Joint Research
-
[Journal Article] Revisit to Histogram Method for ADC Linearity Test: Examination of Input Signal and Ratio of Input and Sampling Frequencies2022
Author(s)
Yujie Zhao, Kentaroh Katoh, Anna Kuwana, Shogo Katayama, Jianglin Wei, Haruo Kobayashi, Takayuki Nakatani, Kazumi Hatayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa
-
Journal Title
Journal of Electronic Testing: Theory and Applications, Springer
Volume: 8
Pages: 1-100
DOI
Peer Reviewed / Open Access
-
[Journal Article] Metallic Ratio Equivalent-Time Sampling and Application to TDC Linearity Calibration2022
Author(s)
Shuhei Yamamoto, Yuto Sasaki, Yujie Zhao, Anna Kuwana, Kentaroh Katoh, Zheming Zhang, Jianglin Wei, Tri Minh Tran, Shogo Katayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa,Takayuki Nakatani, Kazumi Hatayama, Haruo Kobayashi
-
Journal Title
IEEE Transactions on Device and Materials Reliability
Volume: 1
Pages: 1-100
DOI
Peer Reviewed / Open Access
-
-
-
-
-
-
-
-
-
-
[Presentation] Metallic Ratio Equivalent-Time Sampling: A Highly Efficient Waveform Acquisition Method2021
Author(s)
Shuhei Yamamoto, Yuto Sasaki, Yujie Zhao, Jianglin Wei, Anna Kuwana, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa, Takayuki Nakatani, Tri Tran, Shogo Katayama, Kazumi Hatayama, Haruo Kobayashi
Organizer
the 27th IEEE International Symposium on On-Line Testing and Robust System Design
Int'l Joint Research
-
-
-
-
[Presentation] Input Signal and Sampling Frequencies Requirements for Efficient ADC Testing with Histogram Method2021
Author(s)
Yujie Zhao, Anna Kuwana, Shuhei Yamamoto, Yuto Sasaki, Haruo Kobayashi, Tri Minh Tran, Takayuki Nakatani, Kazumi Hatayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa, Jianglin Wei, Shogo Katayama
Organizer
The 36th International Technical Conference on Circuits/Systems, Computers and Communications
Int'l Joint Research
-
[Presentation] Folding ADC for Multi-bit ΔΣ AD Modulator2021
Author(s)
Xiongyan Li, Tianrui Feng, Lengkhang Nengvang, Shogo Katayama, Jianglin Wei, Haijun Lin, Kazufumi Naganuma, Kiyoshi Sasai, Junichi Saito, Anna Kuwana, Haruo Kobayashi
Organizer
International Conference on Analog VLSI Circuits
Int'l Joint Research
-
[Presentation] Code Selective Histogram Method: Two-Tone Signal for ADC Linearity Test Time Reduction2021
Author(s)
Yujie Zhao, Anna Kuwana, Shogo Katayama, Jianglin Wei, Haruo Kobayashi, Takayuki Nakatani, Kazumi Hatayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa,
Organizer
International Conference on Analog VLSI Circuits
Int'l Joint Research
-
[Presentation] Segmented DAC Unit Cell Selection Algorithm and Layout/Routing Based on Euler's Knight Tour2021
Author(s)
Dan Yao, Xueyan Bai, Anna Kuwana, Kazuyuki Kawauchi, Masashi Higashino, Haruo Kobayashi, Akira Suzuki, Satoshi Yamada, Tomoyuki Kato, Nobuto Ono, Kazuhiro Miura, Kouji Hirai, Ritsuko Kitakoga,
Organizer
International Conference on Analog VLSI Circuits
Int'l Joint Research
-
-
-
-
-
[Presentation] ヒストグラム法による効率的ADC試験のための入力周波数とサンプリング周波数の関係の検討2021
Author(s)
趙宇杰, 桑名 杏奈, 山本修平, 佐々木 優斗, 小林 春夫, チャン ミン チー, 片山翔吾, 魏江林, 中谷 隆之, 畠山 一実, 佐藤 賢央, 石田 嵩, 岡本 智之, 市川 保
Organizer
第83回FTC研究会