2023 Fiscal Year Annual Research Report
Investigation on the interface states at strained Si/SiO2 interfaces formed on Si(110) substrates
| Project/Area Number |
21K04900
|
|---|
| Research Institution | University of Yamanashi |
|---|
Principal Investigator |
有元 圭介 山梨大学, 大学院総合研究部, 准教授 (30345699)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山中 淳二 山梨大学, 大学院総合研究部, 准教授 (20293441)
澤野 憲太郎 東京都市大学, 理工学部, 教授 (90409376)
|
|---|
| Project Period (FY) |
2021-04-01 – 2024-03-31
|
| Keywords | 歪みシリコン / 界面準位 / 高移動度トランジスタ / 集積回路 / シリコン・ゲルマニウム / 結晶欠陥 |
|---|
| Outline of Annual Research Achievements |
我々の研究グループは(110)面を表面に有する伸長歪みシリコンにおいて正孔移動度が大幅に増大することを理論・実験により示してきた。実験結果は理論予測の妥当性を裏付けており、480 cm2/Vs（室温）の実効正孔移動度を報告した。またナノシート・トランジスタ用基板への応用の観点から(110)面シリコンウェハ―上へのシリコン・ゲルマニウムのエピタキシャル結晶成長やこれを応用した電子デバイスの電気的特性への関心が高まっている。しかしながら、(110)面上へシリコン・ゲルマニウムの結晶成長においては表面が荒れることが知られている。一般的に、粗い表面が電気伝導特性に及ぼす悪影響はキャリア散乱レートの増大と界面トラップ準位密度の増加が原因である。本研究では、試料構造と界面トラップ準位密度の関係を系統的に調べ、界面トラップ準位密度の定量的評価と、電気的特性に及ぼす影響を調べた。試料は分子線エピタキシー法で形成した歪みシリコン／シリコン・ゲルマニウム／シリコン(110)構造である。その表面に化学気相成長法でシリコン酸化膜を堆積し、アルミ電極を蒸着してMOS構造を作製し、コンダクタンス法を用いて界面準位密度の評価を行い、正孔移動度に及ぼす界面準位密度の影響を調べた。その結果、歪み量と界面準位密度には直接的には相関が見られないことが分かった。一方、界面準位密度と正孔移動度には負の相関、界面準位密度と表面粗さには正の相関が見られた。正孔移動度と歪み量には正の相関がある。従って歪み量を増大させつつ表面粗さを低減させることが電気的特性を向上させる上で重要である。
|
