2022 Fiscal Year Research-status Report
Implementation of Shared Vector Register SoC FPGA for Machine Learning under IoT Environment
| Project/Area Number |
21K11804
|
|---|
| Research Institution | Tokyo University of Agriculture and Technology |
|---|
Principal Investigator |
中條 拓伯 東京農工大学, 工学(系)研究科(研究院), 教授 (80217736)
|
|---|
| Project Period (FY) |
2021-04-01 – 2024-03-31
|
| Keywords | ハードウェアアクセラレーション / RISC-V / FPGA / SoC / ベクトル拡張 / ベクトルレジスタ |
|---|
| Outline of Annual Research Achievements |
本研究においては、（１）デュアルポートレジスタの実装とレジスタ経由による遅延の評価、（２）データ転送速度向上のためのベクトルレジスタ実装と転送速度の評価、（３）アクセラレータ機能の実装と機械学習パフォーマンスの評価、の３つの研究項目を挙げている。そのために、RISC-Vを内部プロセッサとして実装し、プロセッサとアクセラレータ間においては、プロセッサ内のレジスタをデュアルポート化し、プロセッサがメモリからロードしたデータや演算処理を行ったディスティネーションレジスタを直接FPGAに高速に供給し、さらには演算結果を効率よく収集する方式を設計・実装する。
2年目にあたる2022年度では、上記研究項目の中の（１）において設計した、RISC-Vのマイクロアーキテクチャをベースとし、（２）におけるベクトルレジスタを用いた転送速度の評価を行うため、シミュレーション環境を構築した。
LLVMコンパイラの出力する実行コードを動作させ、提案方式の有効性の確認した。
次年度に向けて、AIアプリケーションとしてはディープニューラルネットワーク（DNN）で用いられる積和演算の高速化のためのアクセラレータの実装を進めた。
ベースとなるRISC-VプロセッサにSMT機能を追加して実装・評価を行い、その成果は国際会議において発表し、Best Poster Award を受賞した。提案手法のFPGA実装に関しては、2022年6月開催の電子情報通信学会リコンフィギャラブルシステム研究会において発表を行い、シミュレーションによる評価に関しては、2023年3月開催の、合同研究会ETNETにおいて発表を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
2年目に目標にしたRISC-Vのベクトル拡張の実装をもとにシミュレーション環境は予定通り構築し、シストリックアレイで動作するアクセラレータによる計算処理において有効性を確認した。その成果は、第244回ARC・第202回SLDM・第62回EMB合同研究発表会（ETNET2023）において発表し、活発な議論を行った。
2年目において、ジャーナル論文1本、研究会報告2本の成果発表を行えており、当初の計画通り概ね順調に進展しているものと考えて
いる。
|
| Strategy for Future Research Activity |
研究項目（３）アクセラレータ機能の実装と機械学習パフォーマンスの評価について、実装を精力的に進めており、実行できるベクトル演算命令の拡充を進めている。
2023年度は、FPGA上に提案方式を組み込んだプロセッサとアクセラレータを実装して性能分析を行い、その成果をリコンフィギャラブルコンピューティング関連の研究会やジャーナル論文、国際会議に投稿していくとともに、提案方式をもとに特許申請の検討を行っていく。
特にRISC-Vのベクトルレジスタ共有機構を用いたアクセラレータの設計・実装を担当した学生は、2022年度に卒業論文としてまとめ、今後の成果が期待できる。
さらに、AIアプリケーションを中心に高速化を示し、その成果を発展させたさらに高性能なシステムの実現を目指し、基盤研究（A）などの大規模予算の申請を目指していきたい。
|
