2022 Fiscal Year Research-status Report
非同期式回路による省エネルギーなエッジAIデバイスの実現
| Project/Area Number |
21K11812
|
|---|
| Research Institution | The University of Aizu |
|---|
Principal Investigator |
齋藤 寛 会津大学, コンピュータ理工学部, 教授 (50361671)
|
|---|
| Project Period (FY) |
2021-04-01 – 2024-03-31
|
| Keywords | 非同期式回路 / FPGA / 畳み込みニューラルネットワーク |
|---|
| Outline of Annual Research Achievements |
二年目となる令和4年度は、非同期式回路による省エネルギーなエッジAIデバイスを実現するために、プロセッサと非同期式Binarized Neural Network (BNN)回路の通信を実現することを目標に掲げた。対象デバイスは、Field Programmable Gate Array (FPGA)である。まず、これまでに設計してきた同期式RISC-Vプロセッサと多層パーセプトロンによる非同期式BNN回路の接続を想定し、インターフェース回路を提案した。このインターフェース回路は、同期式インターフェースと非同期式インターフェースからなる。同期式インターフェースは、一般的なdouble flip-flopからなるシンクロナイザーを用いた。一方、非同期式インターフェースは、Click Elementと呼ばれる非同期式制御回路を用いた。通信プロトコルの定義、回路設計を行い、データの送受信をテスト入力として機能検証と評価（回路面積とレイテンシ）を行った。次に、評価結果を基に、提案したインターフェース回路を修正した。また、FPGAに提案したインターフェース回路を容易に実現するための設計支援ツールセットの開発を行った。この設計支援ツールセットは、設計制約生成、タイミング解析コマンド生成、タイミング検証、及び遅延調整を自動化する。そのため、開発した設計支援ツールを用いることで、提案したインターフェース回路をFPGAに設計するために必要となる設計プロセスの殆どを自動化することができる。最後に、提案するインターフェース回路と開発した設計支援ツールを用いて、同期式RISC-Vプロセッサと非同期式BNN回路の接続を行い、エッジAIデバイス全体の回路面積、実行時間、動的消費電力、および消費エネルギーを評価した。デバイス全体を同期式回路として実現したものと比べ、消費エネルギーを約34％削減することができた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初計画で掲げた、プロセッサと非同期式BNN回路の通信を実現するインターフェース回路を提案したこと、同期式RISC-V、提案したインターフェース回路、非同期式BNN回路によるエッジAIデバイスのエネルギー評価と同期式回路と比較したエネルギー削減効果を確認したこと、および当初計画にないインターフェース回路の設計支援ツールセットを開発したことより、おおむね順調に進展していると判断した。
|
| Strategy for Future Research Activity |
3年目となる令和5年度は、当初レジスタとメモリ量を考慮したタイミング信号分割による消費エネルギー最適化を目標に掲げたが、計画を変更する。今年度、インターフェース回路を実現したが、非同期インタフェースはデータ毎にハンドシェーク信号にてデータの転送を行うため、複数のデータを転送するときに転送時間が長くなってしまう。この問題を解決するために、複数データのバースト転送を実現するインターフェース回路を実現する。また、非同期式BNN回路としてランダムフォレストによる近似を用いた非同期式回路を実現し、エッジAIデバイス全体の消費エネルギー削減を目指す。
|
