• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2023 Fiscal Year Annual Research Report

非同期式回路による省エネルギーなエッジAIデバイスの実現

Research Project

Project/Area Number 21K11812
Research InstitutionThe University of Aizu

Principal Investigator

齋藤 寛  会津大学, コンピュータ理工学部, 教授 (50361671)

Project Period (FY) 2021-04-01 – 2024-03-31
Keywords非同期式回路 / FPGA / 畳み込みニューラルネットワーク
Outline of Annual Research Achievements

最終年度となる令和5年度は、非同期式回路による省エネルギーなエッジAIデバイスの実現のために、2つの研究を行った。1つは、プロセッサと非同期式Binarized Neural Network (BNN)回路の通信であり、もう1つは、ランダムフォレスト(RF)による近似BNN回路の設計である。前者に関しては、令和4年度に提案したインターフェース回路に対して2つの拡張を行った。1つは、バースト転送の実現であり、もう1つは、標準的なバスアーキテクチャ(ここではAXIバスアーキテクチャ)への準拠である。これらの拡張にて、通信にかかる時間の短縮や、AXIを使用するシステムにおける非同期式回路の使用が可能となる。共に、Field Programmable Gate Array (FPGA)を対象に回路合成を行い、回路面積、実行時間、動的消費電力、および消費エネルギーの評価を行った。後者は、BNN回路の最適化である。省エネルギーなエッジAIデバイスを実現するにあたり、できる限りBNN回路の電力を抑える必要がある。そのため、RFにてBNNモデルを軽量化し、FPGAを対象に回路合成を行い、回路面積、実行時間、動的消費エネルギーを評価した。
期間全体の成果として、非同期式RISC-Vプロセッサ、非同期式BNN回路、インターフェース回路の設計と評価が挙げられる。また、同期式回路と比較することで、消費エネルギーにおける非同期式回路の優位性を確認した。

  • Research Products

    (2 results)

All 2024 2023

All Presentation (2 results) (of which Int'l Joint Research: 2 results)

  • [Presentation] A Study on an Interface Circuit for Burst Transfers from Synchronous to Asynchronous Circuits Considering Cycle Times2024

    • Author(s)
      Shogo Semba and Hiroshi Saito
    • Organizer
      The 25th Workshop on Synthesis And System Integration of Mixed Information technologies
    • Int'l Joint Research
  • [Presentation] Autonomous Driving Robot Using FPGA and BNN with Random Forest2023

    • Author(s)
      Yasuyuki Suzuki, Shogo Semba, Yoichi Tomioka, and Hiroshi Saito
    • Organizer
      The 16th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC-2023)
    • Int'l Joint Research

URL: 

Published: 2024-12-25  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi