2023 Fiscal Year Research-status Report
Design technology for detecting IP core piracy
| Project/Area Number |
21K11817
|
|---|
| Research Institution | Kyoto Sangyo University |
|---|
Principal Investigator |
吉村 正義 京都産業大学, 情報理工学部, 教授 (90452820)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
細川 利典 日本大学, 生産工学部, 教授 (40373005)
|
|---|
| Project Period (FY) |
2021-04-01 – 2025-03-31
|
| Keywords | IPコア流用検知 / 論理ロック |
|---|
| Outline of Annual Research Achievements |
近年LSIの設計に，第三者が設計し提供するLSIの部分的な設計データ(以下IPコア)が広く使われている.このIPコアは，ブラックボックス化された機能確認用の 設計データとホワイトボックス化された物理設計用の設計データから構成されている.しかし，ホワイトボックス化された物理設計用の設計データに基づいて， 機能確認用の設計データの逆生成を防ぐことは原理的に困難である.そのため，悪意のある設計者によって，機能確認用の設計データを逆生成され，生成された 設計データの改竄や流用の恐れがある. 本研究では，この改竄や流用を防止するためのIPコア設計技術の開発を行う.具体的には，順序回路の特定状態においてのみ起動するトロイ回路を混入する技術 と論理暗号化技術に基づいた鍵入力に応じて論理回路の振る舞いを変化させる技術によって，IPコアが不正に流用や改竄された際に，LSIや設計データに予め混 入されたトロイ回路によって，流用や改竄の検知を行い，IPコアの流用を抑止する.
本研究は，設計者のみが正しい鍵入力値の印加によって，ロックされた回路は正常に動作する. RTLにおいて論理ロック部分を設計し，機能修正回路を追加することで，攻撃者からの鍵入力を特定する攻撃への耐性を向上させる手法を開発した. 本年度は機能修正回路を拡張を行った．論理ロックによる論理回路部の修正を自然なものとするために，論理回路部の自然な修正に対する機能修正回路の生成手法を開発した．次年度はこの手法に対する攻撃体制の評価を行う．
|
| Current Status of Research Progress |
Current Status of Research Progress
4: Progress in research has been delayed.
Reason
論理ロック手法の開発に遅延が生じた．そのため，本年度は論理ロック手法を完成させ，提案手法に対する評価実験を行う．
|
| Strategy for Future Research Activity |
手法が完成しておらず，また実験が完了していない. 期間を延長し，手法の完成と実験を実施する．
|
| Causes of Carryover |
研究の進捗が遅れたため，研究成果用の旅費を繰延する．
|
