2022 Fiscal Year Research-status Report
プロセッサ性能計測情報を用いた電力推定に基づく適応制御による電源電力損失の削減
| Project/Area Number |
21K14152
|
|---|
| Research Institution | Kanagawa Institute of Technology |
|---|
Principal Investigator |
河口 進一 神奈川工科大学, 健康医療科学部, 教授 (30850945)
|
|---|
| Project Period (FY) |
2021-04-01 – 2024-03-31
|
| Keywords | プロセッサ電源 / 省電力化 / 性能カウンタ / 電力推定 / 適応制御 / 深層学習 / ニューラルネットワーク |
|---|
| Outline of Annual Research Achievements |
プロセッサに内蔵される性能カウンター情報に基づきプロセッサの電力消費変動をリアルタイムで推定し、プロセッサ電源制御にダイナミックに連動させることで、プロセッサデジタル電源回路において生じる電力損失を削減することによる電源効率向上を目指している。
当該年度は４フェーズを持つ、稼働フェーズ制御が可能なプロセッサマルチフェーズデジタル電源を試作し、本方式による電源効率改善に向けた基本データの採取、分析を進めた。OSが稼働する実計算機上で動作するプロセッサにおいて、CPU系、IO系等の各タイプのベンチマークプログラムを実行させて採取した性能カウンタデータから、IIRデジタルフィルタを通して電力推定値を回帰させた。上記試作マルチフェーズ電源からプロセッサを模擬した電子負荷装置に対して電力供給する際に、電力推定値による稼働フェーズ数調整をダイナミックに制御させる、適応制御電源システムを構築して稼働させた。特に当該年度では試作マルチフェーズ電源の稼働フェーズ数毎の効率特性を採取し、電力推定から稼働フェーズ数を決定するための変換アルゴリズムを検討した。
各タイプのベンチマークプログラム実行において本方式を適用した場合の効率改善を確認した結果、最大14.5%の電力損失削減を得ることが確認された。またダイナミックなフェーズ切替による効率への影響を詳細に調査した結果、一時的な効率悪化が生じることが明らかとなり、フェーズ制御方式でのさらなる効率改善に向けた課題の抽出を行うことが出来た。
これらの試作電源での検討と並行しディープラーニングを用いた電力推定方式の研究も進めた。前年度までの基本検討によりLSTMネットワークにおいて有効な電力推定が実現できており、今年度は推定に用いる性能カウンタ時系列データの時間範囲を最適化することで、さらなる電力推定精度の向上が得られた。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
デジタルマルチフェーズ電源の実験回路において動的稼働フェーズ切替時の一時的な効率悪化が確認された。本効率悪化の要因について詳細な分析を進めた。本効率悪化での原因調査は当初の研究計画には想定されてない事象への対応であり、研究進捗への影響が発生している。電源システムのシミュレーション環境を構築し、本事象の再現にも成功した。その結果、本事象の原因が特定されており、新たなフィードフォワード制御を組み込むことにより効率の悪化を伴わずに稼働フェーズの切替えが出来る見通しが立っている。
電源制御マルチフェーズ切替インタフェースを持つ試作プロセッサ開発については、研究資材として当初調達を予定していたFPGA試作ボードが半導体市場での在庫枯渇により、入手できない状況が長く続いていた。入手の可能性がある代替FPGAボードに関して再調査を行い、改めて資材調達を試みたが本品においても入手までに長期のリードタイムを要した。これらの影響から研究計画を見直しており、試作プロセッサ開発における進捗に遅れが生じている。
|
| Strategy for Future Research Activity |
プロセッサ性能カウンタを用いた電力負荷推定に連動するプロセッサマルチフェーズデジタル電源において、稼働フェーズの動的な切替えを行う際に効率悪化が伴わない制御方式の確立と実験での検証を進める。新たな制御方法の基本方式は確立できているため、シミュレーションを用いた確認および実ハードウェアを用いた実験的な検証を実施する予定である。さらにこの新たなフェーズ切替制御方式を組み込んだ試作電源システムにおいて様々な条件でのプロセッサ電源効率化の実証を進めてゆく計画である。
ディープラーニングでの電力負荷推定の研究においては、プロセッサ電源制御への応用を想定し、GPGPUでの検証に用いたニューラルネットワークをFPGAハードウェア化する検討に着手する。特に整数重みパラメータの定数乗算回路の実装検討および設計法の確立を目指してゆく。
また内蔵する性能カウンタ情報を用いた電力推定に連動したアダプティブ電源方式の実プロセッサへの適用を検討するためのプロセッサの試作作業を開始する。RISC-Vアーキテクチャを実装し、内部に性能カウンタを持ち外部モジュールとのインタフェース機能を備えるCPUの設計と、本CPUで動作する各種プログラムの整備を進めてゆく。
さらにこれらと並行し、本方式のタブレット、スマートフォンなどの小規模システムへの適用を視野に、マルチフェーズ電源方式以外での効率制御方式の検討にも着手する。具体的にはPWM/PFM切替での効率改善効果の調査分析から開始する予定である。
|
| Causes of Carryover |
デジタルマルチフェーズ電源の実験回路において動的稼働フェーズ切替時の一時的な効率悪化が確認され、本事象原因の特定のために当初の研究計画に対する見直しを行った。特に当該年度に実施を予定していた実プロセッサの試作電源システム組み込みに向けた構築で生じる物品購入は次年度に先延ばしさせている。
さらに研究資材として当初調達を予定していたFPGA試作ボードが半導体市場での在庫枯渇により、入手できない状況となり入手の可能性がある代替FPGAボードの調達を試みた。このFPGAボードの価格と当初調達を計画していた試作ボードの価格の違いがあり当該年度での使用額の差異が発生した。
また、コロナ禍により論文採択された国際会議への参加がオンラインとなり、予定していた使用額との乖離が生じた。次年度以降多くの学会や国際会議での研究発表で現地での参加が求められることが想定される。そのため次年度からは国際会議の参加に伴う旅費等での金額使用が見込まれる。
|
