2021 Fiscal Year Research-status Report
Logic threshold voltage stabilization in silicon carbide integrated circuits within a wide temperature range
| Project/Area Number |
21K14209
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
金子 光顕 京都大学, 工学研究科, 助教 (60842896)
|
|---|
| Project Period (FY) |
2021-04-01 – 2024-03-31
|
| Keywords | 炭化ケイ素 / 電界効果トランジスタ / 論理回路 / 閾値電圧 / イオン注入 / 厳環境 / 接合型電界効果トランジスタ |
|---|
| Outline of Annual Research Achievements |
高温・高圧・高放射線環境下などの厳環境で動作する集積回路は石油・ガスの掘削作業、惑星探索、エンジン燃焼室の燃費向上など様々な応用先が存在する。既存のシリコン（Si）集積回路では動作不可能であるため、ワイドギャップ半導体である炭化ケイ素（SiC）による集積回路の作製が期待されているが、Si集積回路の構成デバイスであるCMOSをSiCで作製すると、閾値電圧が大きく変動するなど実用化に大きな課題があるのが現状である。
本研究では、集積回路の構成デバイスとして接合型トランジスタ（JFET）を使用することでCMOSが抱える信頼性の問題を回避し、厳環境動作可能なSiC集積回路の開発を目指す。材料科学・電子デバイス工学的観点から室温-400℃の超広温域において論理閾値電圧の変動を抑えた相補型素子作製の基盤技術を開発することを目的としている。
本年度は、相補型JFETの動作に必須となるノーマリーオフ特性を得るにあたり、nチャネルJFET、pチャネルJFETの閾値電圧制御性向上を目指したチャネル厚の制御に取り組んだ。チャネル厚の制御がイオン注入時のマスクで可能となるサイドゲート構造JFETを作製した。チャネル厚の精密制御には、イオン注入時にSiCに侵入した原子が衝突、散乱をした後にフォトマスク下部に入り込んでいく距離を正確に評価する必要がある。走査型電子顕微鏡および走査型静電容量顕微鏡による注入原子の直接観察の二つの方法で、作製したJFETのチャネル厚を直接観察し、設計と実際の差を定量的に明らかにした。SiCでは結晶の有する傾き（オフ）に応じてその広がり量に異方性があることも明らかになった。また、JFETの閾値電圧の設計値に対する変化分からチャネル厚を間接的に導出する手法も考案し、定量的に導出した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度は、閾値電圧の精密制御に向けたJFETのチャネル厚評価を行った。結晶学的、電気的手法の両者によるチャネル厚の評価に成功し、研究は概ね当初の計画通り順調に進展している。
イオン注入時の注入原子の横方向広がりはデバイス構造を正確に設計する上で重要であるが、その報告は限られていた。結晶学的評価手法は直接的観察手法であるため、わずかに報告があるが、イオン注入用マスクの形成位置の同定に困難を要することが多かった。本研究では、広がり量を測定する走査型静電容量顕微鏡に表面の凹凸を評価する原子間力顕微鏡の結果を組み合わせて解析することで、イオン注入用マスクの位置も正確に同定できているため、より信頼性の高い結果が得られたと言える。電気的評価手法はJFETの閾値電圧がチャネル厚に依存するという本研究で提案しているデバイス構造のみに適用できる独自性の高い手法である。横方向広がり量の同定は、JFETの動作に直結しているため、電気的評価から広がり量を測定する意義は深い。上記結晶学的、電気的評価から得られた横方向広がり量が一致していることから、正確な評価が行えていると言える。結晶のオフ方向に依存して広がり量に差があることがわかったが、結晶方位に対してチャネル方向をどちらに形成すればよいか、実用上の指針を与えることも特筆すべき点である。なお、本研究で明らかとなった横方向広がり量は、SiCパワーMOSFETなどの本研究で対象としていないデバイス構造の作製においても有益であるため、波及効果が高いと言える。
|
| Strategy for Future Research Activity |
本研究により、相補型JFETの動作実現に最低限必要であるノーマリーオフ特性を有するJFETの設計が容易となった。本研究で目標としている室温-400℃の超広温域において論理閾値電圧の変動を抑制するには、pチャネルJFETとnチャネルJFETの電流電圧特性の温度依存性をある程度一致させる必要がある。SiCにおいて、ドナーはイオン化エネルギーが小さいドーパント（P or N）が存在するが、アクセプタは0.2eVと比較的大きいイオン化エネルギーを有するドーパント（Al）しか存在しない。そのため、室温では10%以下のアクセプタしかイオン化していない。シリコン集積回路のように室温でドレイン電流が一致するように設計した場合、温度が上昇するにつれアクセプタのイオン化が進むため、pチャネルJFETのドレイン電流がnチャネルJFETのドレイン電流を上回ってしまい、結果的に論理閾値電圧が変動してしまう。そこで本研究では、Alと近いイオン化エネルギーを有する深いドナーの探索を行う。深いドナーを用いることで電子密度と正孔密度の温度依存性を一致させることができ、結果的に論理しきい値電圧のシフトを抑えることが可能である。深いドナーの候補としてAs、Sb、S、Oが挙げられる。これらの原子をイオン注入したHall素子を作製し、活性化率・イオン化エネルギー等の物性値を明らかにし、相補型JFETを構成するnチャネルJFETへの適用可否の見極めを行う。
|
