• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2022 Fiscal Year Research-status Report

高精度と高性能を両立するオーバークロッキング近似計算回路の高位合成

Research Project

Project/Area Number 21K19776
Research InstitutionRitsumeikan University

Principal Investigator

冨山 宏之  立命館大学, 理工学部, 教授 (80362292)

Project Period (FY) 2021-07-09 – 2024-03-31
Keywords近似計算 / 高位合成 / 設計自動化
Outline of Annual Research Achievements

本研究の目的は、性能と計算精度を高い次元で柔軟にトレードオフすることが可能なオーバークロッキング近似計算回路の高位合成技術を開発することである。
1年目の2021年度は、オーバークロッキング近似計算回路の計算誤差を最小化することを目的として、既存の高位合成技術を再評価した。また、FPGAを対象としてオーバークロッキング可能な乗算器を開発した。
2年目の2022年度は、1年目の成果を発展させ、新しい高位合成技術の開発を目指した。その結果、主に以下の研究成果が得られた。
(a) 演算のマルチサイクリングとチェイニングを組み合わせる新しい高位合成スケジューリング手法を開発した。本提案手法は、時間制約と資源制約のもとで、計算誤差の最小化を目的としている。昨年開発した手法は、プログラム中の各乗算演算について、オーバークロッキングによる近似を行うか、マルチサイクリングによる厳密計算を行うかを、自動的に決定する。本年度新たに開発した手法は、前述の選択肢に加え、チェイニングとオーバークロッキングを組み合わせて近似を行う、マルチサイクリングとチェイニングとオーバークロッキングを組み合わせて近似を行う、マルチサイクリングとチェイニングとオーバークロッキングを組み合わせて厳密計算を行うという選択肢も含め、最適な決定を行う。最適解を求める整数計画法に基づく手法と、最適性の保証はないが良い解を高速に求めるヒューリスティックアルゴリズムを開発した。
(b) FPGAを対象として、オーバークロッキングに適した近似加算器を開発した。また、昨年開発した近似乗算器の改良を行った。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

当初の計画通り、オーバークロッキング、マルチサイクリング、および、チェイニングの3つの技術を組み合わせることで、時間制約と資源制約のもとで出力誤差を最小化する新しい高位合成手法を開発した。この研究成果は、オープンアクセスの論文誌にて発表した。また、FPGAを対象として、オーバークロッキング可能で決定的な誤差を持つ近似加算器を開発した。この研究成果は、査読付き国際会議で発表し、Best Paper Awardを受賞した。
上述の通り、当初の計画通りに研究が進んでおり、国内学会、国際会議、および、論文誌での発表実績も順調に積み重ねている。

Strategy for Future Research Activity

本研究の主眼はオーバークロッキング近似計算回路の高位合成であり、高位合成において演算器の繋ぎ方や使い方を工夫することで計算誤差を小さくすることを狙っている。当初計画通り、新しい高位合成技術を開発し、良好な実験結果を得た。最終年度となる2023年度は、設計事例研究を行い、その結果を踏まえて高位合成技術を改良する。また、近似演算器(近似乗算器、近似加算器など)の内部構成についても改良の余地があると考えており、研究を継続する。

Causes of Carryover

2022年度は人件費・謝金の支出がなかったため、次年度使用額が生じた。人件費・謝金が不要となった理由は、過去に作成したソフトウェアプログラムや回路の設計データを再利用することにより、新規にソフトウェアや回路を設計する工数が削減されたためである。
2023年度は新たな設計事例研究を行う予定であり、研究協力者を雇用して補助してもらう。次年度使用額を、その研究協力者の人件費、使用する機材の購入費、出張旅費等に充てる。

  • Research Products

    (14 results)

All 2023 2022 Other

All Journal Article (2 results) (of which Peer Reviewed: 2 results,  Open Access: 2 results) Presentation (11 results) (of which Int'l Joint Research: 6 results) Remarks (1 results)

  • [Journal Article] Side Channel Power Analysis Resistance Evaluation of Masked Adders on FPGA2023

    • Author(s)
      Yilin Zhao, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Journal Title

      International Journal of Reconfigurable and Embedded Systems

      Volume: 12 (1) Pages: 97-112

    • DOI

      10.11591/ijres.v12.i1.pp97-112

    • Peer Reviewed / Open Access
  • [Journal Article] ILP-based and Heuristic Scheduling Techniques for Variable-Cycle Approximate Functional Units in High-Level Synthesis2022

    • Author(s)
      Koyu Ohata, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Journal Title

      Computers

      Volume: 11 (10) Pages: -

    • DOI

      10.3390/computers11100146

    • Peer Reviewed / Open Access
  • [Presentation] Empirical Analysis of Side-Channel Attack Resistance of HLS-Designed AES Circuits2023

    • Author(s)
      Takumi Mizuno, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International Conference on Electronics, Information, and Communication
    • Int'l Joint Research
  • [Presentation] Impacts of Clock Constraints on Side-Channel Leakage of HLS-Designed AES Circuits2023

    • Author(s)
      Yuto Miura, Takumi Mizuno, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International Conference on Electronics, Information, and Communication
    • Int'l Joint Research
  • [Presentation] A Heuristic Scheduling Algorithm with Variable Cycle Approximate Functional Units in High Level Synthesis2022

    • Author(s)
      Koyu Ohata, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International Symposium on Advanced Technologies and Applications in the Internet of Things
    • Int'l Joint Research
  • [Presentation] An Accuracy Controllable Approximate Adder for FPGAs2022

    • Author(s)
      Masaki Sano, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama, Tongxin Yang, Tomoaki Ukezono, Toshinori Sato
    • Organizer
      International Symposium on Advanced Technologies and Applications in the Internet of Things
    • Int'l Joint Research
  • [Presentation] Evaluation of Power Analysis Attack Resistance of Masked Adders on FPGA2022

    • Author(s)
      Yilin Zhao, Qidi Zhang, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International Symposium on Advanced Technologies and Applications in the Internet of Things
    • Int'l Joint Research
  • [Presentation] Full Hardware Implementation of RTOS-Based Systems Using General High-Level Synthesizer2022

    • Author(s)
      Takuya Ando, Iori Muguruma, Yugo Ishii, Nagisa Ishiura, Hiroyuki Tomiyama, Hiroyuki Kanbara
    • Organizer
      Workshop on Synthesis and System Integration of Mixed Information Technologies
    • Int'l Joint Research
  • [Presentation] RTOS利用システムのフルハードウェア化における管理ハードウェアの自動生成2022

    • Author(s)
      南口比呂, 石浦菜岐佐, 冨山宏之, 神原弘之
    • Organizer
      情報処理学会DAシンポジウム
  • [Presentation] RISC-Vプロセッサへの乱数生成命令の追加2022

    • Author(s)
      志摩和毅, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      組込みシステム技術に関するサマーワークショップ
  • [Presentation] クロック制約がAES回路の電力解析攻撃耐性に与える影響の評価2022

    • Author(s)
      三浦佑斗, 水野拓己, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      情報処理学会組込みシステム研究会
  • [Presentation] 高位合成で設計されたAES回路のサイドチャネル攻撃耐性の評価2022

    • Author(s)
      水野拓己, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      情報処理学会組込みシステム研究会
  • [Presentation] FPGAにおけるマスキングを施した加算器の電力解析攻撃耐性の評価2022

    • Author(s)
      趙意琳, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      情報処理学会組込みシステム研究会
  • [Remarks] 立命館大学 システムレベル設計方法論研究室

    • URL

      https://www-ja.tomiyama-lab.org/

URL: 

Published: 2023-12-25  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi