2013 Fiscal Year Annual Research Report
断熱モード単一磁束量子回路の導入によるサブμＷマイクロプロセッサの研究
| Project/Area Number |
22226009
|
|---|
| Research Institution | Yokohama National University |
|---|
Principal Investigator |
吉川 信行 横浜国立大学, 工学研究院, 教授 (70202398)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
藤巻 朗 名古屋大学, 工学(系)研究科(研究院), 教授 (20183931)
日高 睦夫 独立行政法人産業技術総合研究所, ナノエレクトロニクス研究部門, 上級主任研究員 (20500672)
|
|---|
| Project Period (FY) |
2010-05-31 – 2015-03-31
|
| Keywords | 超伝導材料・素子 / 先端機能デバイス / 低消費電力 / 超高速情報処理 / デバイス設計・製造プロセス / 超伝導回路 / ジョセフソン素子 / 集積回路 |
|---|
| Research Abstract |
これまでに得られたSFQ回路の低消費電力化のための各種基本要素技術を結集し、セルライブラリを完成させた。更にセルライブラリを用いて各種演算回路を試作し、低消費電力型SFQ回路用セルライブラリの有効性を評価した。
横浜国大では昨年度までに得られた断熱モードSFQ回路の動作余裕度、入力感度、回路バラツキに対する耐性に基づいて、基本ゲートの回路パラメータを決定した。またこのパラメータに基づいてNOTゲート、Majorityゲートを試作し、その正常動作を確認した。以上に基づき断熱モードSFQ回路のセルライブラリを構築した。また、セルライブラリを用いて1b全加算器を設計試作し、十分に広い動作マージンでの回路の正常動作を実証した。加えて断熱型SFQ回路を用いたフリップフロップを提案し、回路の動作実証を行なった。
名古屋大ではインダクティブロード技術を導入し、駆動電圧を従来の1/5である0.5 mVまで低減化した単一磁束量子回路を用いてビットシリアルアーキテクチャの8ビットマイクロプロセッサを設計した。また、受動線路技術を駆使して、必要なジョセフソン接合を削減した。産総研のADP2プロセスを利用し、試作・測定した結果、消費電力は従来の1/7の170μW、動作周波数は2倍の30GHzに向上した。また、CMOSアンプを60Kステージに設置できるよう冷凍機の改造を進めた。現在特性評価中である。
産総研では、面積従来比1/5のジョセフソン接合を集積回路プロセスに適用するにために均一性、再現性の面から最も適した作製方法の検討を行った。CMP平坦化を用いる方法は、面積従来比1/10以下の極微細接合を作製可能であるが、所望の均一性、再現性を得るためにはより高度な装置が必要であることがわかった。一方、コンタクトホール結合型円形接合は、面積従来比1/5レベルの接合作製において集積回路に適用可能なレベルの均一性、再現性が得られることを明らかにした。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
これまでに、断熱モードSFQ回路においては、セルライブラリを構築し、1ビット全加算器の動作実証に成功した他、断熱型SFQ回路を用いたフリップフロップの提案と回路の動作実証を行なった。以上により、サブμWマイクロプロセッサの実現に向けた基盤技術がほぼ確立できた。
インダクティブロード技術を用いた低電圧駆動SFQ回路においては、従来の1/7の消費電力で動作する８ビットマイクロプロセッサの30GHz動作実証に成功した。
微細化接合プロセスの研究においては、従来の1/5のレベルの微細接合が、均一かつ再現性よく得られることを明らかにできた。
以上の成果は、当初の研究計画を十分以上に達成している。
|
| Strategy for Future Research Activity |
本年度は、これまでに開発した低消費電力型SFQ回路のセルライブラリを用いてマイクロプロセッサを設計試作し、低消費電力SFQマイクロプロセッサの動作実証を目指す。これにより、SFQ集積回路技術の有効性を示す。インダクティブロードを導入した準断熱動作SFQ回路においては、50μW, 30GHz動作マイクロプロセッサの動作実証を行う。また、断熱動作SFQ回路においては、8b carry look-ahead加算器などの演算回路の動作実証を通してサブμWマイクロプロセッサを実現するための基盤技術を確立する。
|
-
-
-
-
-
-
-
[Journal Article] Large-Scale Integrated Circuit Design Based on a Nb Nine-Layer Structure for Reconfigurable Data-Path Processors2014
Author(s)
A. Fujimaki, M. Tanaka, R. Kasagi, K. Takagi, M. Okada, Y. Hayakawa, K. Takata, H. Akaike, N. Yoshikawa, S. Nagasawa, K. Takagi, N. Takagi
-
Journal Title
IEICE Trans. Electron.
Volume: E97-C
Pages: 157-165
DOI
Peer Reviewed
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
